H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 23/52 (2006.01) H01L 21/768 (2006.01)
Patent
CA 2082771
A method is provided for forming interconnect structures for ULSI integrated circuits. Preferably, a barrier layer of a conductive material which forms a seed layer for metal deposition is provided selectively on the sidewalls and bottom of interconnect trenches defined in a dielectric layer, and a conformal layer of metal is selectively deposited on the barrier layer within the interconnect trench. Advantageously, the metal layer forming interconnect comprises a layer of copper which is deposited by chemical vapour deposition from an organo-metallic precursor at low temperature. Etching back and planarization of the barrier layer and the metal layer is accomplished by chemical mechanical polishing. Second and subsequent levels of metallization are provided by repeating the process steps, as required, to provide another dielectric layer defining interconnect trenches, selectively lining the trenches with a conformal barrier layer and then filling the trenches with selective deposition of a conformal conductive layer of metal, with planarization of the resulting conformal layers by chemical mechanical polishing. Preferably, via holes forming contacts to underlying device structures are filled with copper or tungsten.
Présentation d'une méthode pour former des structures d'interconnexion destinées à des circuits intégrés ULSI. De préférence, une couche d'arrêt constituée de matériau conducteur qui forme une couche de germe pour le dépôt de métal est disposée de façon sélective sur les parois latérales et le fond de tranchées d'interconnexion définies dans une couche diélectrique, et une couche conforme de métal est déposée de façon sélective sur la couche d'arrêt à l'intérieur de la tranchée d'interconnexion. La couche de métal formant l'interconnexion a l'avantage de comprendre une couche de cuivre obtenue par dépôt chimique en phase vapeur à partir d'un précurseur organométallique à basse température. L'attaque chimique et la planarisation de la couche d'arrêt et de la couche de métal sont réalisées par polissage chimique-mécanique. Le deuxième niveau de métallisation et les niveaux subséquents sont obtenus en répétant les étapes du procédé, au besoin, de façon à former une autre couche diélectrique définissant des tranchées d'interconnexion, en revêtant de façon sélective les tranchées d'une couche d'arrêt conforme, puis en remplissant les tranchées par dépôt sélectif d'une couche conductrice de métal conforme, avec planarisation des couches conformes résultantes par polissage chimique-mécanique. De préférence, les trous d'interconnexion formant des contacts avec les structures sous-jacentes du dispositif sont remplis de cuivre ou de tungstène.
Emesh Ismail T.
Ho Vu Quoc
Jolly Gurvinder
de Wilton Angela C.
Nortel Networks Limited
LandOfFree
Method for forming interconnect structures for integrated... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for forming interconnect structures for integrated..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for forming interconnect structures for integrated... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2041921