G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01)
Patent
CA 2393971
A method for implementing the physical design for a dynamically reconfigurable logic circuit. The method is carried out using software that forms a physical design flow to take a design specification from a schematic or high-level description language (HDL) through to FPGA configuration bitstream files. The method involves reading a design netlist (160) that was entered, the design netlist (160) including a set of static macros (140) and a set of reconfigurable macro contexts (150). Then, each of the reconfigurable macros (150) are compiled and an initial device context is placed and routed. The device context is updated by arbitrarily selecting a context for each reconfigurable macro, placing and routing the updated device context and repeating the steps of updating, placing and routing until all of the reconfigurable macro contexts have been placed and routed. Then, after the compilation process is complete, full, partial, and incremental bitstream files are generated.
La présente invention concerne un procédé de mise en oeuvre de la conception physique pour un circuit logique à reconfiguration dynamique. Ce procédé est réalisé par utilisation de logiciels qui produisent un flux de conception physique, afin de prendre une spécification de conception, à partir d'un langage de description schématique ou de haut niveau (HDL), par des fichiers de flux de bits de configuration de prédiffusé programmable (FPGA). Ce procédé consiste à lire une liste d'interconnexions de conception (160) qui a été entrée, cette liste d'interconnexions de conception (160) comprenant un ensemble de macros statiques (140) et un ensemble de contextes de macro reconfigurable (150). Ensuite, chacune des macros reconfigurables (150) est compilée et un contexte de dispositif initial est mis en place et acheminé. Le contexte de dispositif est mis à jour par sélection arbitraire d'un contexte pour chaque macro reconfigurable, par mise en place et acheminement du contexte de dispositif mis à jour et par répétition des étapes de mise à jour, de mise en place et d'acheminement, jusqu'à ce que tous les contextes de macro reconfigurable aient été mis en place et acheminés. Ensuite, après exécution du processus de compilation, des fichiers de flux de bits complets, partiels et incrémentaux sont produits.
Dasari Ajithkumar V.
Mason Martin T.
Mcconnell David A.
Atmel Corporation
Smart & Biggar
LandOfFree
Method for implementing a physical design for a dynamically... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for implementing a physical design for a dynamically..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for implementing a physical design for a dynamically... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2023752