G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/3187 (2006.01) G01R 31/3185 (2006.01) G11B 20/18 (2006.01) G11B 20/10 (2006.01)
Patent
CA 2228127
An on-chip self-test circuit for testing digital elements of a synchronous sampling data detection channel chip, such as a PRML channel of a hard disk drive, with digital pseudo samples representative of samples coming from an analog channel section, includes a sample generator generating idealized digital pseudo samples in accordance with a predetermined spectrum response, a digital noise generator generating digital noise values, a first combining circuit combining the idealized digital pseudo samples with the digital noise values to produce noisy pseudo samples, a bias injection circuit connected to the sample generator and adding a predetermined bias to the idealized digital pseudo samples to produce biased pseudo samples, and a second combining circuit for combining the noisy pseudo samples with the biased pseudo samples to put out biased noisy pseudo samples to test digital data processing and channel control elements of the channel chip.
L'invention porte sur un circuit d'autotest sur puce destiné à tester les éléments numériques d'une puce à canaux de détection de données à échantillonnage synchrone tel que le canal PRML d'une unité de disque dur à pseudoéchantillons numériques représentatifs d'échantillons provenant d'une section de canaux analogiques. Ledit circuit comporte un générateur d'échantillons produisant des pseudoéchantillons numériques idéalisés en fonction d'une réponse en fréquence prédéterminée, un générateur de bruit numérique produisant des valeurs de bruit numérique; un premier circuit mélangeur combinant les pseudoéchantillons numériques idéalisés et les valeurs de bruit numérique pour obtenir des pseudoéchantillons "bruyants", un circuit d'injection de polarisation relié au générateur d'échantillons et ajoutant une polarisation prédéterminée aux pseudoéchantillons numériques idéalisés pour produire des pseudoéchantillons polarisés; et un deuxième circuit mélangeur combinant les pseudoéchantillons polarisés avec les pseudoéchantillons "bruyants" pour donner des pseudoéchantillons "bruyants" polarisés servant à tester le traitement numérique des données et les valeurs de commande de canaux de la puce à canaux.
Quantum Corporation
Smart & Biggar
LandOfFree
Method for testing digital circuits within synchronously... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for testing digital circuits within synchronously..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for testing digital circuits within synchronously... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1570288