G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/316 (2006.01) G01R 31/27 (2006.01) G01R 31/28 (2006.01)
Patent
CA 2457680
Methods of conducting wafer level burn-in (WLBI) of semiconductor devices are presented wherein systems are provided having at least two electrodes (210, 215). Electrical bias (920) and/or thermal power (925) is applied on each side of a wafer (100) having back and front electrical contacts for semiconductor devices borne by the wafer. A pliable conductive layer (910) is described for supplying pins on the device side of a wafer with electrical contact and/or also for providing protection to the wafer from mechanical pressure being applied to its surfaces. Use of a cooling system (950) is also described for enabling the application of a uniform temperature to a wafer undergoing burn- in. Wafer level burn-in is performed by applying electrical and physical contact (915) using an upper contact plate to individual contacts for the semiconductor devices ; applying electrical and physical contact using a lower contact plate (910) to a substrate surface of said semiconductor wafer ; providing electrical power (920) to said semiconductor devices through said upper and lower second contact plates from a power source coupled to said upper and lower contacts plates ; monitoring and controlling electrical power (935) to said semiconductor devices for a period in accordance with a specified burn-in criteria ; removing electrical power at completion of said period (955) ; and removing electrical and physical contact to said semiconductor wafer (965).
La présente invention concerne des procédés de fiabilisation de niveau de tranche des dispositifs semi-conducteurs dans lesquels des systèmes ayant au moins deux électrodes (210, 215) sont prévus. On applique une polarisation électrique (920) et/ou une énergie thermique (925) sur chaque face d'une tranche (100) comprenant des contacts arrière et avant pour dispositifs semi-conducteurs portés par la tranche. On réalise une couche conductrice flexible (910) permettant de fournir des broches sur la face du dispositif d'une tranche avec un contact électrique et/ou pour la protection de la tranche contre une pression mécanique appliquée à ses surfaces. Le procédé comprend également l'utilisation d'un système de refroidissement (950) permettant l'application d'une température uniforme à la tranche soumise à une fiabilisation. La fiabilisation de niveau de tranche est effectuée par l'application de contact électrique et physique (915) au moyen d'un plot supérieur aux contacts individuels pour les dispositifs semi-conducteurs; l'application de contact électrique et physique au moyen d'un plot inférieur (910) à la surface d'un substrat de ladite tranche semi-conductrice; l'alimentation en énergie électrique (920) des dispositifs semi-conducteurs à travers lesdits deuxièmes plots supérieur et inférieur à partir d'une source d'énergie couplée auxdits plots supérieur et inférieur; le contrôle et le pilotage de l'énergie électrique (935) auxdits dispositifs semi-conducteurs pour une durée selon un critère déterminé de fiabilisation; le retrait de l'énergie électrique à la fin de ladite durée (955), et le retrait de contact électrique et physique à ladite tranche semi-conductrice (965).
Biard James R.
Guenter James K.
Haji-Sheikh Michael J.
Hawkins Robert M.
Rabinovich Simon
Finisar Corporation
Honeywell International Inc.
Ridout & Maybee Llp
LandOfFree
Methods of conducting wafer level burn-in of electronic devices does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Methods of conducting wafer level burn-in of electronic devices, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Methods of conducting wafer level burn-in of electronic devices will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1910922