H - Electricity – 05 – K
Patent
H - Electricity
05
K
H05K 3/46 (2006.01) H05K 1/02 (2006.01) H05K 3/42 (2006.01)
Patent
CA 2600257
The invention relates to a multi-layered printed circuit board (1) comprising conductive test surfaces (7) on at least one inner layer (2) for determining a possible misalignment of an inner layer or an inner layer structuring, the conductive test surfaces consisting of ring structures (7.i) which are arranged in a row and define inner non-conductive different-sized surfaces (8.i). The inventive printed circuit board also comprises metallised boreholes (5) in the region of the test surfaces. If there is no misalignment or only negligible misalignment, said boreholes (5) are located in the region of the inner, non-conductive surfaces (8.i). However, in the event of non-negligible misalignment, at least one borehole (5) is located in the region of one of the conductive ring structures (7.i) and thus comprises a conductive connection to the ring structure (7.i). The test surface ring structures (7.i) are divided into segments (a, b, c, d) in the peripheral direction, said segments (a, b, c, d) being separated from each other in the peripheral direction by non- conductive separating regions (9).
L'invention concerne une carte de circuits imprimés multicouche (1) pourvue de faces d'essai conductrices (7) sur au moins une couche interne (2), qui permettent de déterminer un éventuel décalage d'une couche interne ou d'une structuration de couche interne, ces faces d'essai conductrices se composant de structures annulaires (7.i), disposées en rangée et définissant des faces internes non conductrices de tailles différentes. Cette carte de circuits imprimés comporte également, au niveau des faces d'essai, des trous percés métallisés (5) qui, en l'absence de décalage ou en présence d'un décalage négligeable, se trouvent au niveau des faces internes non conductrices (8.i). En revanche, en présence d'un décalage non négligeable, au moins un trou percé (5) se trouve au niveau d'une des structures annulaires conductrices (7.i) et présente ainsi une liaison conductrice avec cette structure annulaire (7.i). Selon ladite invention, les structures annulaires (7.i) des faces d'essai sont divisées en segments (a, b, c, d) dans le sens périphérique, ces segments (a, b, c, d) étant séparés les uns des autres dans le sens périphérique par des zones de séparation non conductrices (9).
Habenbacher Heinz
Klamminger Arno
Lobner Wilhelm
At & S. Austria Technologie & Systemtechnik Aktiengesellschaft
Bereskin & Parr Llp/s.e.n.c.r.l.,s.r.l.
LandOfFree
Multi-layered printed circuit board comprising conductive... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Multi-layered printed circuit board comprising conductive..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multi-layered printed circuit board comprising conductive... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1901291