G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/42 (2006.01)
Patent
CA 2203900
A multiprocessor information processing system (100) has a system bus (110) with interleaved memory modules (130, 135) in communication with multiple CPUs (120, 125). The multiprocessor system includes a subsystem monitoring circuit which monitors the addresses requested by the local CPU. If the local CPU addresses a memory module which is different from the last accessed memory module, then the subsystem monitoring circuit initiates a request to maintain control of the system bus. In this manner, sequential write and read operations are typically made to interleaved memory modules so that the effects of module recovery time are minimized. The subsystem monitoring circuit includes a transfer count register which indicates how many data transfer cycles can be run in succession before the local CPU has to relinquish control of the system bus. In this manner, fair arbitration is assured for other CPUs contending for control of the system bus.
Système de traitement d'information (100) à processeurs multiples possédant un bus de système (110) comportant des modules de mémoire imbriqués (130, 135) en communication avec des processeurs centraux (CPU) multiples (120, 125). Ce système à processeurs multiples comprend un circuit de contrôle de sous-système qui contrôle les adresses demandées par le CPU local. Si celui-ci accède à un module de mémoire différent du dernier module auquel il a eu accès, le circuit de contrôle de sous-système déclenche une demande, afin de conserver la commande du bus de système. De ce fait, les opérations consécutives de consultation et de mise à jour sont effectuées vers des modules de mémoire imbriqués, de façon à minimiser les effets du temps de récupération du module. Le circuit de contrôle de sous-système comprend un registre de comptage de transfert indiquant le nombre de cycles de transfert de données pouvant s'effectuer successivement avant que le CPU local doive renoncer à commander le bus de système. Ceci permet d'assurer un arbitrage équitable parmi les autres CPU en compétition pour prendre la commande du bus de système.
Ast Research Inc.
Samsung Electronics Co. Ltd.
Sim & Mcburney
LandOfFree
Multiprocessor system bus protocol for optimized accessing... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Multiprocessor system bus protocol for optimized accessing..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multiprocessor system bus protocol for optimized accessing... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1450012