G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/376 (2006.01) G06F 9/445 (2006.01) G06F 15/16 (2006.01)
Patent
CA 2074628
A multi-processor circuit having a plurality of microprocessors coupled to a shared circuit includes an OR Gate for receiving read signals from each of the microprocessors, and a D-type flip flop which toggles an initial processing permission signal between a permission state and an inhibit state. When power is initially supplied to the circuit, or upon receipt of a reset signal, the initial processing permission signal is set by the D-type flip flop to the permission state. In this condition, the first microprocessor to recognise the permission state of the initial processing permission signal issues a "read" signal and performs an initial processing operation. In response to the "read" signal, the OR gate transmits a trigger signal to the D-type flip flop to toggle the initial processing permission signal to the inhibit state, thereby preventing the other microprocessors from performing the initial processing operation. When all of the microprocessors are operating normally, the initial processing operation is ordinarily carried out for the shared circuit by the first microprocessor to generate a read signal. When a failure occurs in one of the microprocessors, the initial processing can is accomplished by another microprocessor to start the operation of the multi-processor system. Consequently, an initial processing operation for the shared circuit can be reliably performed even if one of the microprocessors is operating abnormally.
Circuit multiprocesseur regroupant un certain nombre de multiprocesseurs couplés à un circuit partagé. Comprend une porte OU pour recevoir des signaux de lecture provenant de chacun des microprocesseurs, et une bascule de type D qui fait alterner un signal de validation de traitement initial entre un état de validation et un état d'invalidation. Lors de la mise sous tension initiale du circuit, ou sur réception d'un signal de remise à zéro, le signal de validation de traitement initial est mis à l'état de validation par la bascule de type D. Ainsi, le premier microprocesseur à reconnaître l'état de validation du signal de validation de traitement initial émet un signal de lecture et exécute un traitement initial. En réponse au signal de lecture, la porte OU transmet un signal de déclenchement à la bascule de type D, visant à faire passer le signal de validation de traitement initial à l'état d'invalidation, ce qui empêche les autres microprocesseurs d'effectuer le traitement initial. Lorsque tous les microprocesseurs fonctionnent normalement, le traitement initial est ordinairement exécuté pour le circuit partagé par le premier microprocesseur afin de produire un signal de lecture. Lorsqu'une défaillance se produit dans un des microprocesseurs, le traitement initial peut être effectué par un autre microprocesseur afin de mettre en marche le système multiprocesseur. Par conséquent, un traitement initial pour le circuit partagé peut être exécuté avec fiabilité même si un des microprocesseurs fonctionne anormalement.
Corporation Nec
G. Ronald Bell & Associates
LandOfFree
Multiprocessor system for conducting initial processing for... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Multiprocessor system for conducting initial processing for..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multiprocessor system for conducting initial processing for... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1529587