Multithreaded hdl logic simulator

Details Multithreaded hdl logic simulator Multithreaded hdl logic simulator

G - Physics

06

F

G06F 17/50 (2006.01)

Patent

CA 2397302

A multi-threaded HDL logic simulator system (2) which executes an event driven logic simulation of circuit design. The hardware description language (HDL) is coded in VHDL or Verilog languages or a mixture of both languages. The simulation language can be run on a single-processor or multiprocessor platforms (25). The appropriate compiler (1) is selected based on the user specify HDL source file. The system (2) creates a master thread (40) and one or more slave treads (41) for executing the event driven logic simulation algorithm on the single or multiprocessor platform (25).

L'invention concerne un système de simulation logique (2) du langage HDL qui exécute une simulation logique entraînée par les événements d'une conception de circuit. Le langage de conception de circuits (HDL) est codé dans les langages VHDL ou Verilog ou dans un mélange de ces langages. Le langage de simulation est conçu pour tourner sur des plates-formes (25) multiprocesseur ou à processeur unique. On choisit un compilateur approprié (1) en se basant sur le fichier source de HDL indiqué par l'utilisateur. Le système (2) crée une filière maître (40) et une ou plusieurs filières esclaves (41) pour exécuter l'algorithme de simulation logique entraînée par les événements sur une plate-forme (25) multiprocesseur ou à processeur unique.

Affiliated with

Also associated with

Rating

Multithreaded hdl logic simulator does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Multithreaded hdl logic simulator, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multithreaded hdl logic simulator will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2055598