G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/20 (2006.01) G06F 12/08 (2006.01)
Patent
CA 2240619
A cache system provides for accessing set associative caches with no increase in critical path delay, for reducing the latency penalty for cache accesses, for reducing snoop busy time, and for responding to MRU misses and cache misses. A multiway cache includes a single array partitioned into a plurality of cache slots and a directory, both directory and cache slots connected to the same data bus. A first cache slot is selected and accessed; and then corresponding data is accessed from alternate slots while searching said directory, thereby reducing the latency penalty for cache access.
Système de cache permettant d'avoir accès à des caches associatives sans accroître le retard de chemin critique, de réduire le retard d'accès en mémoire cache, de réduire le temps de surveillance, de remédier aux échecs de recherches en mémoire MRU et en mémoire cache. Une cache multiple comprend une matrice unique divisée en un certain nombre de tranches et un répertoire, celui-ci et les tranches étant reliés au même bus de données. Une première tranche est sélectionnée et consultée; puis les données correspondantes sont consultées à partir d'autres tranches pendant l'exploration dudit répertoire, ce qui réduit le retard d'accès à la mémoire cache.
Gregor Steven Lee
Jeremiah Thomas Leo
International Business Machines Corporation
Saunders Raymond H.
LandOfFree
Multiway associative external microprocessor cache does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Multiway associative external microprocessor cache, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multiway associative external microprocessor cache will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1511899