G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 7/10 (2006.01) G11C 8/18 (2006.01) G11C 16/02 (2006.01) H03M 9/00 (2006.01)
Patent
CA 2663414
A memory system having a serial data interface and a serial data path core for receiving data from and for providing data to at least one memory bank as a serial bitstream. The memory bank is divided into two halves, where each half is divided into upper and lower sectors. Each sector provides data in parallel to a shared two-dimensional page buffer with an integrated self column decoding circuit. A serial to parallel data converter within the memory bank couples the parallel data from either half to the serial data path core. The shared two-dimensional page buffer with the integrated self column decoding circuit minimizes circuit and chip area overhead for each bank, and the serial data path core reduces chip area typically used for routing wide data buses. Therefore a multiple memory bank system is implemented without a significant corresponding chip area increase when compared to a single memory bank system having the same density.
L'invention concerne un système de mémoire ayant une interface de données en série et un noyau de trajet de données en série pour recevoir des données provenant d'au moins une banque de mémoire et pour fournir des données à au moins une banque de mémoire sous forme de train de bits en série. La banque de mémoire est divisée en deux moitiés, chaque moitié étant divisée en des secteurs supérieur et inférieur. Chaque secteur fournit des données en parallèle à un tampon de page bidimensionnel partagé avec un circuit intégré de décodage de colonne automatique. Un convertisseur de données de série à parallèle à l'intérieur de la banque de mémoire couple les données parallèles de l'une ou l'autre moitié au noyau de trajet de données en série. Le tampon de page bidimensionnel partagé avec le circuit intégré de décodage de colonne automatique réduit à un minimum le surdébit de surface de circuit et de puce pour chaque banque, et le noyau de trajet de données en série réduit la surface de puce typiquement utilisée pour router de larges bus de données. Par conséquent, un système à multiples banques de mémoire est mis en AEuvre sans augmentation de surface de puce correspondante significative, par comparaison avec un système à banque de mémoire simple ayant la même densité.
Borden Ladner Gervais Llp
Mosaid Technologies Incorporated
LandOfFree
Non-volatile memory serial core architecture does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Non-volatile memory serial core architecture, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Non-volatile memory serial core architecture will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1623251