H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 12/56 (2006.01) H04Q 11/04 (2006.01)
Patent
CA 2081784
In a packet switching system having input ports (20-1-1 to 20-8-8) supplied with input packets and output ports (21-1-1 to 21-8-8) producing output packets, each of time stampers (22-1-1 to 22-8-8) connected to the input ports assigns a time stamp to the input packet supplied thereto to produce a time stamped packet. Connected to the time stampers, each of primary switches (23-1 to 23-8) carries out a primary switching operation on the time stamped packets supplied thereto so as to connect input lines thereof and output lines thereof in one-to-one correspondence to produce primary switched packets. Connected to the primary switches in a cross link connection fashion, each of secondary switches (24-1 to 24-8) carries out a secondary switching operation on the primary switched packets on the basis of destination addresses thereof in sequence to produce secondary switched packets. Connected to the secondary switches in the cross link connection fashion, each of ternary switches (25-1 to 25-8) corrects sequence of the secondary switched packets on the basis of the time stamps assigned thereto to produce sequence corrected packets and then carries out a ternary switching operation on the sequence corrected packets on the basis of the destination addresses thereof to produce ternary switched packets. Each output port produces each ternary switched packet as each output port.
Dans un système de commutation par paquets ayant des ports d'entrée (20-1-1 à 20-8-8) alimentés par des paquets d'entrée, et des ports de sortie (21-1-1 à 21-8-8) produisant des paquets de sortie, chaque marqueur de temps (22-1-1 à 22-8-8) raccordé aux ports d'entrée assigne un marquage de temps au paquet entrant pour produire un paquet marqué. Raccordé aux marqueurs de temps, chaque commutateur primaire (23-1 à 23-8) effectue une opération de commutation primaire sur les paquets marqués de façon à raccorder les lignes d'entrée et les lignes de sortie dans une correspondance une pour une pour produire des paquets commutés primaires. Raccordé aux commutateurs primaires dans une interconnexion, chaque commutateur secondaire (24-1 à 24-8) effectue une opération de commutation secondaire sur les paquets commutés primaires selon les adresses de destination en séquence pour produire des paquets commutés secondaires. Raccordé aux commutateurs secondaires dans une interconnexion, chaque commutateur ternaire (25-1 à 25-8) corrige la séquence des paquets commutés secondaires selon les marquages assignés à ces derniers pour produire des paquets corrigés en séquence et ensuite effectue une opération de commutation ternaire sur les paquets corrigés selon les adresses de destination pour produire des paquets commutés ternaires. Chaque port de sortie produit un paquet commuté ternaire déterminé.
Corporation Nec
Smart & Biggar
LandOfFree
Packet switching system capable of reducing a delay time for... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Packet switching system capable of reducing a delay time for..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Packet switching system capable of reducing a delay time for... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1553248