Page mode erase in a flash memory array

G - Physics – 11 – C

Patent

Rate now

  [ 0.00 ] – not rated yet Voters 0   Comments 0

Details

G11C 16/00 (2006.01) G11C 16/16 (2006.01)

Patent

CA 2317576

In a sector in a flash memory array PAGE ERASE and MULTIPLE PAGE ERASE modes of operation are provided. In the PAGE ERASE and MULTIPLE PAGE ERASE modes of operation, a preferred tunneling potential of approximately-10 Volts is applied to the gates of the flash memory cells on the row or rows being selected for erasure, and the bitlines connected to the drains of the flash memory cells are driven to a preferred voltage of approximately 6.5 Volts. To reduce the unintended erasure of memory cells in rows other than the selected row or rows a preferred bias voltage of approximately 1 to 2 Volts is applied to the gates of all the flash memory cells in the rows other than the selected row or rows.

L'invention se rapporte aux modes de fonctionnement EFFACEMENT DE PAGE et EFFACEMENT DE MULTIPLES PAGES dans un secteur d'une matrice de mémoire flash. Dans ces modes de fonctionnement, un potentiel produit par effet tunnel et de l'ordre de 10 volts est de préférence appliqué aux grilles des cellules de la mémoire flash sur la ou les lignes sélectionnées pour l'effacement, et les lignes de bits reliées aux drains des cellules de la mémoire flash sont attaquées à un potentiel préféré de l'ordre de 6,5 volts. De manière à réduire les possibilités d'effacement non intentionnel de cellules de mémoire sur des lignes autres que la ou les lignes sélectionnées, on applique de préférence une tension de polarisation comprise approximativement entre 1 et 2 volts aux grilles de toutes les cellules de la mémoire flash sur les lignes autres que la ou les lignes sélectionnées.

LandOfFree

Say what you really think

Search LandOfFree.com for Canadian inventors and patents. Rate them and share your experience with other people.

Rating

Page mode erase in a flash memory array does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Page mode erase in a flash memory array, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Page mode erase in a flash memory array will most certainly appreciate the feedback.

Rate now

     

Profile ID: LFCA-PAI-O-1355416

  Search
All data on this website is collected from public sources. Our data reflects the most accurate information available at the time of publication.