G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/14 (2006.01) G06F 9/312 (2006.01) G06F 13/28 (2006.01) G06F 13/40 (2006.01)
Patent
CA 2116284
A parallel data transfer circuit wherein processing at a data transfer source circuit is simplified to reduce the time required for transfer and a data storage area of a data transfer destination circuit can be used effectively is disclosed. A plurality of data register sets for temporarily latching parallel data and a plurality of corresponding flag register sets are provided between a data transfer source circuit and a data transfer destination circuit. A register designation signal is outputted from the data transfer source circuit to designate a data register into which data should be written. Only when data should be written into the data register, a flag is placed into a corresponding flag register. Since the data transfer destination circuit fetches data only of those data registers corresponding to those flag registers in which a flag is held, parallel data can be received without forming a discontinuous empty portion in data storage area of the data transfer destination circuit.
Circuit de transfert de données en parallèle dans lequel le traitement à un circuit d'origine de transfert de données est simplifié afin de réduire le temps nécessaire pour le transfert et une zone de stockage des données d'un circuit de destination de transfert de données peut être utilisée efficacement. Plusieurs ensembles de registres de données servant à verrouiller temporairement les données en parallèle et plusieurs ensembles de registres d'indicateurs correspondants sont prévus entre un circuit d'origine de transfert de données et un circuit de destination de transfert de données. Un signal de désignation de registre est émis par le circuit d'origine de transfert de données pour désigner un registre de données dans lequel les données devraient être écrites. Seulement lorsque les données devraient être écrites dans le registre de données, un indicateur est placé dans un registre d'indicateurs correspondant. Comme le circuit de destination de transfert de données n'extrait des données que des registres de données correspondant aux registres d'indicateurs dans lesquels un indicateur est maintenu, des données en parallèle peuvent être reçues sans former une section vide discontinue dans la zone de stockage de données du circuit de destination de transfert de données.
Corporation Nec
Smart & Biggar
LandOfFree
Parallel data transfer circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Parallel data transfer circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Parallel data transfer circuit will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1657810