H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 23/544 (2006.01) G01N 21/956 (2006.01) G03F 7/20 (2006.01) H01L 23/482 (2006.01) H01L 33/00 (2006.01)
Patent
CA 2464108
A semiconductor structure is disclosed that enhances quality control inspection of device. The structure includes a substrate having at least one planar face, a first metal layer on the planar face, and covering some, but not all of the planar face in a first predetermined geometric pattern, and a second metal layer on the planar face, and covering some, but not all of the planar face in a second geometric pattern that is different from the first geometric pattern. A quality control method for manufacturing a semiconductor device is also disclosed. The method includes the steps of placing a first metal layer on a semiconductor face of a device in a first predetermined geometric, placing a second metal layer on the same face of the device as the first layer and in a second predetermined geometric pattern that is different from the first geometric pattern, and then inspecting the device to identify the presence or absence of one or both of the patterns on the face.
L'invention concerne une structure de semi-conducteur qui améliore le contrôle de la qualité des dispositifs cibles. Cette structure comprend un substrat qui comporte au moins une face plane, une première couche métallique sur la face plane qui recouvre seulement une partie de cette surface plane selon un premier motif géométrique prédéterminé, et une seconde couche métallique sur la face plane qui recouvre seulement une partie de la face plane selon un second motif géométrique qui est différent du premier. Par ailleurs, l'invention concerne un procédé de contrôle de la qualité au cours de la fabrication d'un dispositif à semi-conducteur. Ce procédé consiste d'abord à appliquer une première couche métallique sur la face d'un semi-conducteur selon un premier motif géométrique prédéterminé, à appliquer ensuite une seconde couche métallique sur la même face du dispositif que la première couche et selon un second motif géométrique prédéterminé qui est différent du premier, et enfin, à contrôler le dispositif pour détecter la présence ou l'absence de l'un des motifs sur ladite face, ou des deux à la fois.
Negley Gerald H.
Plunket Christopher Sean
Schneider Thomas P.
Slater David B. Jr.
Tuttle Ralph C.
Cree Inc.
Sim & Mcburney
LandOfFree
Pattern for improved visual inspection of semiconductor devices does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Pattern for improved visual inspection of semiconductor devices, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Pattern for improved visual inspection of semiconductor devices will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1440550