G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/12 (2006.01) G06F 12/08 (2006.01)
Patent
CA 2283323
Cache data replacement techniques enable improved performance in a computer system having a central processing unit (CPU), a cache memory and a main memory, wherein the cache memory has a plurality of data items stored therein. The cache data replacement techniques include associating a priority value with each of the stored data items, wherein for each data item, the priority value is an estimate of how much CPU stall time will occur if an attempt is made to retrieve the data item from the cache memory when the data item is not stored in the cache memory. When a cache entry must be replaced, the priority values are analyzed to determine a lowest priority value. One of the data items that has the lowest priority value is selected and replaced by a replacement data item. The priority value of a data item may be determined, as a function of how many other instructions have been fetched and stored in a buffer memory between a time interval defined by initiation and completion of retrieval of the data item from the main memory, wherein execution of the other instruction is dependent on completing retrieval of the data item. In other aspects of the invention, the priority values of cache entries may periodically be lowered in order to improve the cache hit ratio, and may also be reinitialized whenever the associated data time is accessed, in order to ensure retention of valuable data items in the data cache.
Des techniques de remplacement de données de mémoire cache permettent d'améliorer la performance dans un système d'ordinateur comprenant une unité centrale de traitement (UCT), une mémoire cache et une mémoire principale, la mémoire cache comportant une pluralité de données élémentaires stockées dans cette dernière. Les techniques de remplacement de données de mémoire cache consistent à associer une valeur de priorité à chacune des données élémentaires stockées, la valeur de priorité associée à chaque donnée élémentaire étant une estimation de la durée du temps d'arrêt UCT si une tentative est faite pour récupérer la donnée élémentaire dans la mémoire cache lorsque la donnée élémentaire n'y est pas stockée. Quand une entrée dans la mémoire cache doit être remplacée les valeurs de priorité sont analysées pour déterminer une valeur de priorité de plus faible niveau. Une des données élémentaires qui présente la valeur de priorité de plus faible niveau est sélectionnée et remplacée par une donnée élémentaire de remplacement. La valeur de priorité d'une donnée élémentaire peut être déterminée en fonction du nombre d'autres instructions qui ont été cherchées et stockées dans une mémoire tampon entre un intervalle de temps défini par le début et la fin de la récupération de la donnée élémentaire dans la mémoire principale, l'exécution des autres instructions dépendant de l'achèvement de la récupération de la donnée élémentaire. Dans d'autres aspects de l'invention les valeurs de priorité des entrées de mémoire cache peuvent être périodiquement réduites pour améliorer le taux de réussite de mémoire cache et peuvent également être réinitialisées à chaque fois que la donnée élémentaire associée est trouvée pour assurer le maintien des données élémentaires de valeur dans la mémoire cache.
Marks & Clerk
Telefonaktiebolaget Lm Ericsson
LandOfFree
Penalty-based cache storage and replacement techniques does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Penalty-based cache storage and replacement techniques, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Penalty-based cache storage and replacement techniques will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1637064