G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/24 (2006.01)
Patent
CA 2197255
A method or protocol for generating an Interrupt Signal for communication between a peripheral device and a host processor having either a level-sensitive or an edge-sensitive interrupt detector. After receiving an active interrupt request, and after confirming that the Chip Select signal is released, the interrupt signal is transitioned to an active level. After receiving an active Chip Select signal and multiple Clock pulses from the host as confirmation of receipt of the Interrupt Signal, the Interrupt Signal is transitioned to its inactive state. If the interrupt request is still pending, and when the Chip Select signal is released, then the Interrupt Signal is again made active. Maintaining the active level for the Interrupt Signal until the confirmation is returned from the host will activate level-sensitive detectors, while edge-sensitive detectors in the host will be activated by the multiple transitions ocurring if the host does not service the interrupt request in the peripheral.
L'invention est une méthode ou un protocole de protection de signaux d'interruption à transmettre entre un dispositif périphérique et un processeur hôte doté d'un détecteur de signaux d'interruption sensible aux niveaux de signal ou aux flancs d'impulsion. Après la réception d'une demande d'interruption active et après la confirmation de l'émission d'un signal de sélection de puce, le signal d'interruption est mis au niveau actif. Après la réception du signal de sélection de puce actif et d'une multiplicité d'impulsions d'horloge transmis par le processeur hôte pour confirmer la réception du signal d'interruption, celui-ci passe au niveau inactif. Si la demande d'interruption est toujours en vigueur, le signal d'interruption repasse au niveau actif quand le signal de sélection de puce est transmis. En maintenant le niveau actif pour le signal d'interruption jusqu'à réception d'un signal de confirmation transmis par le processeur hôte, on active les détecteurs sensibles aux niveaux de signal, alors que les détecteurs sensibles aux flancs d'impulsion du processeur hôte seront activés par les multiples transitions qui surviennent quand le processeur hôte ne répond pas à la demande d'interruption transmise par le périphérique.
Ford Motor Company Of Canada Limited
Sim & Mcburney
LandOfFree
Peripheral signal protocol to support hosts with either... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Peripheral signal protocol to support hosts with either..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Peripheral signal protocol to support hosts with either... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1372751