Phase-comparator-less delay locked loop

Details Phase-comparator-less delay locked loop Phase-comparator-less delay locked loop

H - Electricity

04

L

H04L 7/00 (2006.01) G01S 13/18 (2006.01) G01S 13/28 (2006.01) H03K 5/15 (2006.01) H03L 7/081 (2006.01) H03L 7/097 (2006.01)

Patent

CA 2330917

A delay locked loop clock circuit (10) employs an analog control loop for generating picosecond-accurate clock delays. A linear analog comparison circuit operating on integrated DC levels replaces the usual digital phase comparator for substantially improved timing accuracy. In operation, clock pulses from a first delay path (14) are integrated (18) and applied to a loop control amplifier (26). Clock pulses from a second delay path (16) are integrated (20) and applied to a differencing input of the loop control amplifier (26). The loop control amplifier (26) regulates the delay in the second delay path (16) to balance the integrated clock pulse voltage against externally applied control voltages (24, 26). The delay between the first path and the second path is thereby precisely controlled by external voltage inputs. The first and second path clock output timing relationship is directly measured by analog voltage devices, eliminating error-prone high-speed phase comparators employed in prior art approaches.

L'invention concerne à circuit de boucle à retard de phase (10) qui utilise une boucle de commande analogique, permettant de générer des retards d'horloge précis, en picosecondes. Un circuit de comparaison analogique, linéaire fonctionnant sur des niveaux intégrés de C.D. remplace le comparateur de phase numérique courant, de façon à améliorer sensiblement la précision de la synchronisation. En cours de fonctionnement, des impulsions d'horloge issues d'un premier chemin à retard (14) sont intégrées (18) et appliquées à un amplificateur (26) de commande de boucle. Des impulsions d'horloge issues d'un second chemin à retard (16) sont intégrées (20) et appliquées à une entrée différentielle de l'amplificateur (26) de commande de boucle. L'amplificateur (26) de commande de boucle régule le retard dans le second chemin à retard (16), de façon à équilibrer la tension d'une impulsion d'horloge intégrée par rapport aux tensions (21, 26) de commande appliquées extérieurement. Le retard entre le premier et le second chemins est ainsi contrôlé précisément par des entrées de tension externes. La relation de synchronisation d'horloge des premier et second chemins à retard se mesure directement par des dispositifs de tension analogiques, ce qui élimine les comparateurs de phase à vitesse élevée, susceptibles d'erreur, utilisés dans l'état de la technique.

Affiliated with

Also associated with

Rating

Phase-comparator-less delay locked loop does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Phase-comparator-less delay locked loop, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Phase-comparator-less delay locked loop will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1921584