Phase locked loop error suppression circuit and method

Details Phase locked loop error suppression circuit and method Phase locked loop error suppression circuit and method

H - Electricity

03

L

H03L 7/08 (2006.01) H03L 7/10 (2006.01) H03L 7/107 (2006.01) H03L 7/14 (2006.01) H03L 7/18 (2006.01)

Patent

CA 2152179

An error suppressing circuit (301) and method therefor for a phase locked loop (PLL) (300). According to one embodiment of the present invention, a transient condition, for example, a bandwidth switch, in the PLL (300) is detected. The PLL (300) is opened for a period of time (509) responsive to detecting the transient condition. The phase of a reference frequency signal (115) and the phase of an output frequency signal (116 or 117) are synchronized after a lapse of the period of time (509). The PLL (300) is closed responsive to the phase of the reference frequency signal (115) and the phase of the output frequency signal (116 or 117) being synchronized. The present invention advantageously reduces the length of time it takes for the PLL (300) to correct for the phase and frequency error generated by the transient condition, and is capable of operating with various types of PLLs.

Circuit de suppression d'erreur (301) et procédé correspondant pour une boucle à phase asservie (PLL) (300). Selon l'un des modes de réalisation de la présente invention, il est possible de détecter un régime transitoire, par exemple une commutation de la largeur de bande dans la PLL (300). Pendant une période (509), la PLL (300) est sensible à la détection du régime transitoire. La sensibilité de la PLL (300) est supprimée lorsque la phase d'un signal de fréquence de référence (115) et la phase d'un signal de fréquence de sortie (116 ou 117) sont synchronisées après une période (509). L'invention réduit nettement la durée nécessaire à la PLL (300) pour corriger l'erreur de phase et de fréquence engendrée par le régime transitoire et peut fonctionner avec différents types de PLL.

Affiliated with

Also associated with

Rating

Phase locked loop error suppression circuit and method does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Phase locked loop error suppression circuit and method, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Phase locked loop error suppression circuit and method will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1703833