H - Electricity – 04 – B
Patent
H - Electricity
04
B
H04B 7/208 (2006.01) H03M 13/27 (2006.01) H04J 3/02 (2006.01) H04L 1/00 (2006.01)
Patent
CA 2462880
The invention includes various embodiments for use in physical layer processing. One embodiment determines the address mapping of bits in the physical channel buffer from the address of bits in the first interleaver buffer (82). The physical channel buffer addresses (84) are determined corresponding to addresses of the bits after rate matching (88), bit scrambling (90), second interleaving (92) and physical channel mapping (94). The bits are directly read (78) from the first interleaver buffer (82) and written to the physical channel buffer (84) using the determined physical channel buffer addresses. Another embodiment determines the address mapping of bits in the first interleaver buffer (82) from the address of bits in the physical channel buffer (84). The first interleaver buffer addresses are determined corresponding to addresses of the bits after reverse rate matching (88), reverse bit scrambling (90), reverse second interleaving (92) and reverse physical channel mapping (94). The bits are directly read from the determined first interleaver buffer addresses (82) and written to the physical channel buffer addresses (84).
L'invention concerne différents modes de réalisation de traitement de couche physique. Un mode de réalisation permet de déterminer le mappage d'adresses binaires dans le tampon de canal physique à partir de l'adresse binaire du premier tampon entrelaceur. Les adresses du tampon de canal physique sont déterminées en fonction des adresses binaire après mise en correspondance de débits, brouillage binaire, et seconds entrelacement et mappage de canal physique. Les bits sont directement lus à partir du premier tampon entrelaceur et écrit dans le tampon de canal physique à l'aide des adresses du tampon de canal physique déterminées. Un autre mode de réalisation permet de déterminer le mappage d'adresses binaires dans le premier tampon entrelaceur à partir des adresses binaires du tampon de canal physique. Les adresses du premier tampon entrelaceur sont déterminées en fonction des adresses binaires après mise en correspondance de débits, brouillage binaire, et seconds entrelacement et mappage de canal physique inverses. Les bits sont lus directement à partir des adresses du premier tampon entrelaceur déterminées et écrits dans les adresses du tampon de canal physique.
Castor Douglas R.
Mcclellan George W.
Morabito Joseph T.
Interdigital Technology Corporation
Ridout & Maybee Llp
LandOfFree
Physical layer processing for a wireless communication... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Physical layer processing for a wireless communication..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Physical layer processing for a wireless communication... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1400069