G - Physics – 06 – T
Patent
G - Physics
06
T
G06T 1/60 (2006.01) G09G 5/36 (2006.01)
Patent
CA 2667736
Apparatus are provided including device memory, hardware entities, a sub-image cell value cache, and a cache write operator. At least some of the hardware entities perform actions involving access to and use of the device memory. The hardware entities include 3D graphics circuitry to process, for ready display, 3D images from primitive objects. The cache is separate from the device memory, and is provided to hold data, including buffered sub-image cell values. The cache is connected to the 3D graphics circuitry so that pixel processing portions of the 3D graphics circuitry access the buffered sub-image cell values in the cache, in lieu of the pixel processing portions directly accessing the sub-image cell values in the device memory. The write operator writes the buffered sub-image cell values to the device memory under direction of a priority scheme. The priority scheme preserves in the cache border cell values bordering one or more primitive objects.
La présente invention se rapporte à des appareils comprenant une mémoire de dispositif, des entités matérielles, une mémoire cache de valeurs de cellules de subimage, et un opérateur d'écriture en mémoire cache. Au moins certaines des entités matérielles accomplissent des actions qui impliquent un accès à, et une utilisation de la mémoire de dispositif. Les entités matérielles comprennent un montage de circuits dans une infographie 3D destiné à permettre un traitement d'images 3D à partir d'objets primitifs en vue d'un affichage rapide. La mémoire cache est séparée de la mémoire de dispositif, et elle est prévue pour contenir des données, et notamment des valeurs de cellules de subimage. Comme la mémoire cache est connectée au montage de circuits dans une infographie 3D, des sections de traitement de pixels du montage de circuits dans une infographie 3D accèdent aux valeurs de cellules de subimage mises en tampon dans la mémoire cache, à la différence du cas dans lequel les sections de traitement de pixels accèdent directement aux valeurs de cellules de subimage dans la mémoire de dispositif. L'opérateur d'écriture écrit les valeurs de cellules de subimage mises en tampon, dans la mémoire de dispositif, conformément à un schéma de priorité. Le schéma de priorité préserve, dans la mémoire cache, des valeurs de cellules limite qui se situent à la frontière entre un ou plusieurs objets primitifs.
Bourd Alexei V.
Torzewski William
Yu Chun
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Pixel cache for 3d graphics circuitry does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Pixel cache for 3d graphics circuitry, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Pixel cache for 3d graphics circuitry will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1384959