Pll circuit for digital display apparatus

Details Pll circuit for digital display apparatus Pll circuit for digital display apparatus

H - Electricity

03

L

H03L 7/085 (2006.01) G09G 3/20 (2006.01) G09G 5/12 (2006.01) H03L 7/08 (2006.01) H03L 7/095 (2006.01) H03L 7/199 (2006.01) H04N 5/04 (2006.01) H04N 5/12 (2006.01) H04N 5/66 (2006.01)

Patent

CA 2263221

A PLL circuit is provided with a lock/unlock detecting circuit which detects the locked or unlocked state of the PLL circuit by comparing the phases of a horizontal synchronizing signal and a comparing signal with each other and an internal synchronizing signal generating circuit which outputs the comparing signal as an internal synchronizing signal when the locked state is detected or outputs the horizontal synchronizing signal as the internal synchronizing signal when the unlocked state is detected. Another mode of a PLL circuit is provided with a skew detecting circuit which resets a frequency dividing circuit upon detecting a skew which is deviated from a normal period in an external synchronizing signal, generates a dummy pulse upon detecting that no skew occurs in the external synchronizing signal in the normal period, and generates a reference signal in combination of the dummy pulse with the external synchronizing signal. When the skew detecting circuit detects a skew, the circuit also resets a phase comparator circuit. A digital display device having such a PLL circuit prevents distortion of the picture when the PLL circuit is in an unlocked state or a skew occurs.

Un circuit avec boucle à phase asservie (PLL) comporte un circuit détecteur de verrouillage/déverrouillage, qui détecte l'état verrouillé ou déverrouillé du circuit PLL en comparant les phases d'un signal de synchronisation horizontal à un signal de comparaison, et un circuit générateur de signaux de synchronisation interne, qui sort le signal de comparaison sous forme de signal de synchronisation interne quand l'état verrouillé est détecté, ou le signal de synchronisation horizontal sous forme de signal de synchronisation interne quand l'état déverrouillé est détecté. Un autre mode de réalisation du circuit PLL comporte un circuit détecteur d'obliquité, qui remet à zéro un circuit diviseur de fréquence après détection d'une obliquité dérivée d'une période normale dans un signal de synchronisation externe, génère une impulsion factice après avoir détecté qu'il n'y a pas d'obliquité dans ledit signal de synchronisation externe dans la période normale, et génère un signal de référence associant l'impulsion factice au signal de synchronisation externe. Quand le circuit détecteur d'obliquité détecte une obliquité, le circuit remet également à zéro un circuit comparateur de phase. Un dispositif d'affichage comportant un circuit PLL de ce type empêche la distorsion de l'image quand le circuit PLL est à l'état déverrouillé ou qu'une obliquité apparaît.

Affiliated with

Also associated with

Rating

Pll circuit for digital display apparatus does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Pll circuit for digital display apparatus, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Pll circuit for digital display apparatus will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2053289