G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01)
Patent
CA 2308707
An approach for representing polygons in an integrated circuit (IC) layout is provided. Polygons are represented by one or more wires, which in turn are each represented by one or more wire segments. Each wire segment is represented by a pair of directed line segments. A data structure hierarchy includes polygon data, wire data, wire segment data and branch data. The polygon data represents a set of IC devices to be represented in the IC layout. The wire data represents the wires that represent the polygons and specifies the associated wire segments and associated polygons. The wire segment data represents the wire segments and specifies the associated directed line segments for each wire segment that represent the wires and references the wire data. The branch data specifies connections between wires by specifying the connecting wire segments in the wires. A spacing check between a first polygon and a second polygon involves determining the canonical direction from the first polygon to the second polygon and testing the two closest faces between the polygons. To satisfy a spacing violation, an exclusion zone is constructed around the first polygon and the second polygon is moved a distance outside the exclusion zone which causes the minimum spacing required by a set of predetermined spacing criteria to be satisfied.
L'invention concerne une approche de représentation de polygones dans un agencement de circuit intégré. Des polygones sont représentés par un ou plusieurs fils métalliques, lesquels sont à leur tour représentés par un ou plusieurs segments de fil métallique. Chaque segment de fil métallique est représenté par une paire de segments de ligne orientée. Une hiérarchie de structures de données comprend des données de polygone, des données de fil métallique, des données de segments de fil métallique, et des données de branchement. Les données de polygone représentent un ensemble dispositifs à circuit intégré à reproduire dans l'agencement de circuit intégré. Les données de fil métallique représentent les fils métalliques constituant les polygones et elles spécifient les segments de fil métallique associés et les polygones associés. Les données de segments de fil métallique représentent les segments de fil métallique, spécifient les segments de ligne orientée associée pour chaque segment de fil métallique qui représentent les fils métalliques, et elles référencent les données de fil métallique. Les données de branchement spécifient les connexions entre les fils métalliques, en indiquant les segments de fil métallique connecteurs des fils métalliques. Une vérification d'espacement entre un premier et un second polygone consiste à déterminer la direction canonique entre le premier et le second polygone et à tester les deux faces les plus proches entre les polygones. Afin de satisfaire les exigences relatives à la violation d'espace, une zone d'exclusion est construite autour du premier polygone, et le second polygone est déplacé à l'extérieur de cette zone d'exclusion, d'une distance qui permet de satisfaire l'espacement minimal requis par un ensemble de critères d'espacement déterminés.
Chapman David C.
Smith Paul Raymond
LandOfFree
Polygon representation in an integrated circuit layout does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Polygon representation in an integrated circuit layout, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Polygon representation in an integrated circuit layout will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1526274