H - Electricity – 04 – Q
Patent
H - Electricity
04
Q
H04Q 11/04 (2006.01) H04Q 11/08 (2006.01)
Patent
CA 2133369
In a switching system of multiple time slot interchangers associated with outlet ports, each interchanger includes multiple data memories respectively connected to inlet ports and connected to the outlet port with which the interchanger is associated. A set of commands is established for each incoming data signal. The command set includes an inlet port number (IPN), an incoming slot number (ISN), an outlet port number (OPN), and an outgoing slot number (OSN). During a write cycle, one of the inlet ports is selected in accordance with the IPN command and one of the data memories which are associated with the selected inlet port is selected in accordance with the OPN command. The selected data memory is caused to store the data signal of an incoming time slot identified by the stored ISN command into one of its storage locations identified by the stored ISN command. During a subsequent read cycle, one of the outlet ports is selected in accordance with the OPN command and one of the data memories which are associated with the selected outlet port is selected in accordance with the stored IPN command. The selected data memory is caused to read a data signal from one of its storage locations identified by the ISN command onto an outgoing time slot identified by the OSN command.
Dans un système de commutation comportant plusieurs interchangeurs de tranches de temps associés à des ports de sortie, chaque interchangeur contient plusieurs mémoires connectées à des ports d'entrée individuels, ainsi qu'au port de sortie auquel l'interchangeur est associé. Un ensemble de commandes est établi pour chaque signal de données incident. Cet ensemble de commandes comprend un numéro de port d'entrée, un numéro de tranche de signal incident, un numéro de port de sortie et un numéro de tranche de signaux de sortie. Durant un cycle d'écriture, l'un des ports d'entrée est sélectionné d'après la commande associée au numéro de port d'entrée et l'une des mémoires associées au port d'entrée sélectionné est sélectionnée d'après la commande associée au numéro de port de sortie. La mémoire sélectionnée stocke à l'un de ses emplacements de stockage identifié par la commande stockée associée au numéro de tranche de signaux incidents le signal de données de la tranche de temps de signaux incidents identifiée par la commande associée au numéro de tranche de signaux incidents stockée. Durant un cycle de lecture ultérieure, l'un des ports de sortie est sélectionné d'après la commande associée au numéro de port de sortie et l'une des mémoires associées au port de sortie sélectionné est sélectionnée d'après la commande associée au numéro de port d'entrée stockée et contenue dans la tranche de temps de signaux de sortie identifiée par la commande associée au numéro de tranche de signaux de sortie.
Corporation Nec
Smart & Biggar
LandOfFree
Power saving time slot interchanger with random read/write... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Power saving time slot interchanger with random read/write..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Power saving time slot interchanger with random read/write... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1550842