H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 21/301 (2006.01) B42D 15/10 (2006.01) H01L 21/311 (2006.01) H01L 21/60 (2006.01) H01L 23/498 (2006.01) H01L 23/544 (2006.01)
Patent
CA 2265916
A process for manufacturing semiconductor wafer, comprising the step of integrally forming a plurality of circuit elements (41) on a substrate (1a), the step of forming electrode bumps (11) on electrode pads (11b) electrically connected to the circuit elements (41), the step of forming scribing lines or scribing line marks (21a) at prescribed positions on the substrate (1a), and the step of sticking an anisotropic conductive film (30) to the surface of the substrate (1a) so as to cover the bumps (11) and the scribing lines or scribing line marks (21a). The step of forming the bumps (11) and the step of forming the scribing lines or scribing line marks (21a) are performed simultaneously. It is preferable to form the bumps (11) and the scribing lines or scribing line marks (21a) of gold. This process permits a plurality of circuit elements to be divided as desired even when an anisotropic conductive film is stuck to a semiconductor wafer on which the circuit elements have been formed.
Un procédé de production d'une plaquette en semi-conducteur comprend l'étape consistant à former solidairement une pluralité d'éléments (41) de circuit sur un substrat (1a), l'étape de formation de bosses (11) d'électrode sur des plages (11b) d'électrode connectées électriquement aux éléments (41) de circuit, l'étape de formation de lignes de découpage ou de marques (21a) de lignes de découpage en des positions prédéterminées sur le substrat (1a), ainsi que l'étape de collage d'un film conducteur anisotrope (30) sur la surface du substrat (1a) de manière à couvrir les bosses (11) ainsi que les lignes de découpage ou les marques (21a) de lignes de découpage. L'étape de formation des bosses (11) et l'étape de formation des lignes de découpage ou des marques (21a) de lignes de découpage sont exécutées simultanément. Il est préférable de former les bosses (11) ainsi que les lignes de découpage ou les marques (21a) de lignes de découpage avec de l'or. Ce procédé permet de diviser comme on le souhaite une pluralité d'éléments de circuit même lorsque le film conducteur anisotrope est collé sur une plaquette en semi-conducteur sur laquelle les éléments de circuit ont été formés.
Hirai Minoru
Horio Tomoharu
Miyata Osamu
Ueda Shigeyuki
Bereskin & Parr Llp/s.e.n.c.r.l.,s.r.l.
Rohm Co. Ltd.
LandOfFree
Process for manufacturing semiconductor wafer, process for... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Process for manufacturing semiconductor wafer, process for..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Process for manufacturing semiconductor wafer, process for... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2050595