G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 11/16 (2006.01)
Patent
CA 2240932
A dual processor computer system with error checking that stops immediately when a discrepancy is detected between the two processors. The system includes a first processing system (20) for executing a series of instructions including input/output instructions. A second processor (30) executes the same instructions independently of and in synchronization with the first processing system. All significant processor address, data, and control signals are connected to all peripheral devices by a processor independent I/O bus (10). A comparison circuit (9) which detects discrepancies in the operation of the two lock step processing systems is connected between the processors and the processor independent I/O bus. The comparison circuit provides a signal that immediately stops operation of the processors when an error is detected. The I/O bus is independent of the processor type, clock rate, and peripherals chosen in the construction of the computing system. This independence allows the computing system to be upgraded with faster processors and newer peripherals, without having to redesign the computing platform and the error checking circuit.
L'invention concerne un système de deux processeurs de calcul avec un système de vérification d'erreur qui arrête immédiatement les opérations quand une anomalie est détectée entre les deux processeurs. Le système comprend un premier système processeur (20) pour exécuter une série d'instructions comprenant des instructions entrée/sortie. Un second processeur (30) exécute les mêmes instructions de manière indépendante du premier système processeur et synchronisée avec celui-ci. Toutes les adresses, toutes les données et tous les signaux de commande importants sont communiqués à tous les dispositifs périphériques par un bus E/S indépendant (10) des processeurs. Un circuit de comparaison (9) qui détecte les anomalies dans le fonctionnement des deux processeurs verrouillés est connecté entre les deux processeurs et le bus E/S indépendant des processeurs. Le circuit de comparaison fournit un signal qui arrête immédiatement le fonctionnement des processeurs quand une erreur est détectée. Le bus E/S est indépendant du type de processeur, du rythme de l'horloge et des périphériques choisis pour la réalisation du système de calcul. Cette indépendance permet au système de calcul d'être adapté à des processeurs plus rapides et à des périphériques plus récents, sans avoir à redéfinir la plate-forme de calcul et le circuit de vérification d'erreur.
Elsag International N.v.
Ridout & Maybee Llp
LandOfFree
Processor independent error checking arrangement does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Processor independent error checking arrangement, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Processor independent error checking arrangement will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1496737