G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/00 (2006.01) G06F 15/78 (2006.01)
Patent
CA 2446983
A programmable logic device (PLD) includes a central processing unit (CPU) and a programmable interface coupled to the CPU, wherein the programmable interface includes a core designated by a user. The programmable interface core allows devices, both on and off-chip, to communicate with the CPU. In one embodiment, the programmable interface core includes a crosspoint switch for coupling a plurality of devices and the CPU. Re-programmability of the PLD provides significant flexibility in providing features that can be parameterized based on the user's needs and/or associated design. Specifically, these parameterized features can be implemented in programmable resources on the PLD, thereby allowing these features to be modified at any time. Moreover, only those resources actually needed for the programmable interface core need be implemented, thereby allowing the user to optimize use of the remainder of the PLD. Finally, the functions of the processor local bus can be efficiently limited, thereby allowing the PLD to approach the performance level of an ASIC.
L'invention concerne un dispositif logique programmable (PLD) comprenant une unité centrale (CPU) et une interface programmable couplée à la CPU, l'interface programmable comprenant un coeur conçu par un utilisateur. Le coeur de l'interface permet à des dispositifs, aussi bien des dispositifs sur puce que hors puce, de communiquer avec la CPU. Dans un mode de réalisation, le coeur de l'interface programmable comprend un commutateur de point de connexion permettant de coupler une pluralité de dispositifs et la CPU. Une re-programmabilité du PLD confère une importante flexibilité dans la fourniture de caractéristiques pouvant être paramétrées en fonction des besoins de l'utilisateur et/ou d'une conception associée. Plus précisément, ces caractéristiques paramétrées peuvent être mises en oeuvre dans des ressources programmables sur le PLD, permettant ainsi de modifier ces caractéristiques à tout instant. De plus, seules ces ressources réellement nécessaires pour le coeur de l'interface programmable doivent être mises en oeuvre, permettant ainsi à l'utilisateur d'optimiser l'utilisation du reste du PLD. Enfin, les fonctions du bus local de processeur peuvent être limitées de manière efficace, permettant ainsi au PLD d'approcher le niveau de performances d'un circuit intégré spécifique (ASIC).
Baxter Glenn A.
Dao Khang Kim
Smart & Biggar
Xilinx Inc.
LandOfFree
Programmable logic device including programmable interface... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Programmable logic device including programmable interface..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Programmable logic device including programmable interface... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1453841