G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/316 (2006.01) G01R 31/27 (2006.01) G01R 31/28 (2006.01) H01S 5/02 (2006.01) H01S 5/183 (2006.01)
Patent
CA 2457675
Disclosed are methods for providing wafer parasitic current control to a semiconductor wafer (1500) having a substrate (1520), at least one active layer (1565) and a surface layer (1510), and electrical contacts (1515) formed on said surface layer (1510). Current control can be achieved with the formation of trenches (1525) around electrical contacts, where electrical contacts and associated layers define an electronic device. Insulating implants (1530) can be placed into trenches (1525) and/or sacrificial layers (1540) can be formed between electronic contacts (1515). Trenches control current by promoting current flow within active (e.g., conductive) regions (1560) and impeding current flow through inactive (e.g., nonconductive) regions (1550). Methods of and systems for wafer level burn-in (WLBI) of semiconductor devices are also disclosed. Current control at the wafer level is important when using WLBI methods and systems.
La présente invention concerne des procédés permettant de réaliser le contrôle de courant parasite de tranche sur une tranche semi-conductrice (1500) comprenant un substrat (1520), au moins une couche active (1565) et une couche de surface (1510), et des contacts électriques (1516) formés sur ladite couche de surface (1510). On peut réaliser le contrôle de courant par la formation de tranchées (1525) autour des contacts électriques, dans lesquelles les contacts électriques et les couches associées délimitent un dispositif électronique. Des implants d'isolation (1530) peuvent être disposés dans les tranchées (1525) et/ou des couches sacrificielles (1540) peuvent être formées entre les contacts électroniques (1515). Les tranchées effectuent le contrôle de courant en favorisant la circulation de courant au sein des régions actives (par exemple conductrices) et en empêchant la circulation de courant à travers les régions inactives (par exemple, non conductrices). La présente invention concerne également des procédés et des systèmes de fiabilisation de niveau de tranche de dispositifs semi-conducteurs. Le contrôle de courant au niveau de la tranche est important lors de la mise en oeuvre des procédés et systèmes de fiabilisation de niveau de tranche.
Biard James R.
Guenter James K.
Haji-Sheikh Michael J.
Hawkins Robert M.
Bennett Jones Llp
Finisar Corporation
Honeywell International Inc.
LandOfFree
Providing current control over wafer borne semiconductor... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Providing current control over wafer borne semiconductor..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Providing current control over wafer borne semiconductor... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1558200