G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/08 (2006.01)
Patent
CA 2286364
A method of improving memory latency associated with a read-type operation in a multiprocessor computer system is disclosed. After a value (data or instruction) is loaded from system memory into at least two caches, the caches are marked as containing shared, unmodified copies of the value and, when a requesting processing unit issues a message indicating that it desires to read the value, a given one of the caches transmits a response indicating that the given cache can source the value. The response is transmitted in response to the cache snooping the message from an interconnect which is connected to the requesting processing unit. The response is detected by system logic and forwarded from the system logic to the requesting processing unit. The cache then sources the value to an interconnect which is connected to the requesting processing unit. The system memory detects the message and would normally source the value, but the response informs the memory device that the value is to be sourced by the cache instead. Since the cache latency can be much less than the memory latency, the read performance can be substantially improved with this new protocol.
L'invention concerne un procédé d'amélioration du temps d'attente de mémoire lié à une opération de type lecture dans un système informatique multiprocesseur. Après le chargement d'une valeur (donnée ou instruction) de la mémoire système dans au moins deux antémémoires, les antémémoires sont marquées comme contenant des copies partagées non modifiées de la valeur et, lorsqu'une unité de traitement demandeuse émet un message indiquant qu'elle désire lire la valeur, l'une des antémémoires transmet une réponse indiquant qu'elle peut fournir la valeur. La réponse est transmise en réponse à l'antémémoire surveillant le message à partir d'une interconnexion connectée à l'unité de traitement demandeuse. La logique du système détecte la réponse qui est transmise de la logique du système à l'unité de traitement demandeuse. L'antémémoire fournit alors la valeur à une interconnexion connectée à l'unité de traitement demandeuse. La mémoire système détecte le message et fournirait normalement la valeur, mais la réponse informe l'unité de mémoire que c'est à l'antémémoire de fournir la valeur. Comme le temps d'attente de l'antémémoire peut être bien inférieur à celui de la mémoire, ce nouveau protocole peut considérablement améliorer les performances de lecture.
Arimilli Ravi Kumar
Dodson John Steven
Kaiser John Michael
Lewis Jerry Don
International Business Machines Corporation
Rosen Arnold
LandOfFree
Read operations in multiprocessor computer system does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Read operations in multiprocessor computer system, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Read operations in multiprocessor computer system will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1763852