G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/00 (2006.01) G06F 11/36 (2006.01)
Patent
CA 2329423
A debugging interface (10) includes a pair of decoders (28a, 28b) and an event history buffer (14) coupled to the sequencer of a processor. The first decoder is coupled to the instruction RAM of the processor. The second decoder (32a) is coupled to the cause register (22a) of the sequencer and the event history buffer (14) is also coupled to the cause register (22a). The first decoder (28a) provides a three bit real time output (30a) which is indicative of the processor activity on a cycle by cycle basis. The three bit output (30a) indicates seven different conditions: whether the last instruction executed by the processor was an inc, an exception, an exception with no event history buffer entry, or a branch taken, whether there has been no instruction executed since the last clock cycle, and whether a jump was an immediate jump or a jump to a register. The event history buffer (14) is loaded with more detailed information about the instruction last executed when the first decoder (28a) indicates that the last instruction was an exception or a jump to a register, and when there is a change in state of an interrupt line or an internal processor exception.
Selon cette invention, une interface de débogage (10) comprend deux décodeurs (28a, 28b) et un tampon (14) de l'historique des événements couplé au séquenceur d'un processeur. Le premier décodeur est couplé à la RAM d'instructions du processeur. Le deuxième décodeur (32a) est couplé au registre (22a) des causes du séquenceur, le tampon (14) de l'historique des événements étant également couplé au registre (22a) des causes. Le premier décodeur (28a) fournit une sortie de triplets en temps réel (30a), représentative de l'activité du processeur sur une base cyclique. La sortie de triplets en temps réel (30a) indique sept conditions différentes: si la dernière instruction exécutée par le processeur était un incrément, une exception, une exception sans entrée dans le tampon de l'historique des événements ou une branche adoptée, s'il n'y a pas eu d'instructions exécutées depuis le dernier cycle d'horloge et si un saut se présentait comme un saut immédiat ou comme un saut vers un registre. Le tampon (14) de l'historique des événements est chargé avec des informations plus détaillées sur la dernière instruction exécutée alors que le premier décodeur (28a) indique que la dernière instruction se présentait comme une exception ou comme un saut vers un registre ainsi que le moment d'un changement de l'état d'une ligne d'interruption ou d'une exception interne du processeur.
Hembrook Paul
Mariano Richard
Parrella Eugene L.
Roy Subhash C.
Smart & Biggar
Transwitch Corporation
LandOfFree
Real time debugger interface for embedded systems does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Real time debugger interface for embedded systems, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Real time debugger interface for embedded systems will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1602555