G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/38 (2006.01) G06F 9/302 (2006.01)
Patent
CA 2709613
An RISC processor device and a method of emulating a floating-point stack operation thereof. The processor device comprises: a floating-point register file containing a plurality of floating-point registers; a decoding section for decoding operation instructions of the RISC processor; a floating-point operation section connected to the decoding section; a control register for controlling the status of the floating-point registers and controlling the decoding section and the floating-point operation section to emulate a floating-point register stack using the floating-point register file. The decoding section includes a pointer register for maintaining a stack operation pointer and storing the value of the stack operation pointer; the floating-point operation section includes a pointer operation module for operating the pointer register, emulating the stack operation of the stack pointer of the pointer register, modifying and monitoring the phase of the stack pointer during emulating a floating-point register stack operation.
L'invention concerne un dispositif de processeur RISC et un procédé de simulation d'une opération de pile à virgule flottante. Le dispositif de processeur comprend: un fichier de registres à virgule flottante contenant une pluralité de registres à virgule flottante; une partie décodage pour décoder des instructions d'opérations du processeur RISC; une partie opérations à virgule flottante connectée à la partie décodage; un registre de commande pour commander l'état des registres à virgule flottante, et commander la partie décodage et la partie opérations à virgule flottante afin de simuler une pile de registres à virgule flottante à l'aide du fichier de registres à virgule flottante. La partie décodage comprend un registre de pointeur pour maintenir un pointeur d'opération de pile et stocker la valeur dudit pointeur; la partie opérations à virgule flottante comprend un module de commande de pointeur pour commander le registre de pointeur, simuler l'opération de pile du pointeur de pile du registre de pointeur, modifier et surveiller la phase du pointeur de pile pendant la simulation de l'opération de pile de registres à virgule flottante.
Duan Wei
Li Xiaoyu
Cassan Maclean
Institute Of Computing Technology Of The Chinese Academy Of Scie
LandOfFree
Risc processor device and method of simulating... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Risc processor device and method of simulating..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Risc processor device and method of simulating... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1951383