G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 1/32 (2006.01) G06F 1/24 (2006.01) G06F 1/30 (2006.01) G06F 12/00 (2006.01) G11C 11/406 (2006.01) G06F 12/06 (2006.01)
Patent
CA 2157595
A microprocessor circuit (40) including a microprocessor device (41) and a pseudo-static random access memory (47) further includes a switching circuit (50) which is coupled to a non-maskable interrupt (NMI) signal port (55) and to a RESET port (58) of the microprocessor device. The switching circuit intercepts an NMI signal to be applied to the NMI signal port of the microprocessor device and converts an initial NMI signal following a power- down or sleep mode to a RESET signal and applies the RESET signal to the RESET port. NMI signals which occur during normal operation of the microprocessor circuit are routed through the switching circuit directly to the microprocessor device consistent with normal operations. The RESET signal after power-down or sleep mode operations causes the microprocessor device to address ROM (46) until after the pseudo-static RAM has assumed an active, externally refreshed state.
Un circuit (40) à microprocesseur comportant un microprocesseur (41) ainsi qu'une mémoire vive pseudo-statique (47) comprend également un circuit de commutation (50) couplé à un port (55) de signal d'interruption non masquable (INM), et à un port (58) de remise à l'état initial du microprosseur. Le circuit de commutation intercepte un signal INM à appliquer au port de signal INM du microprocesseur, et il convertit un signal INM initial, suivant un mode de coupure d'alimentation ou de sommeil, en un signal de remise à l'état initial qu'il applique au port de remise à l'état initial. Des signaux INM se produisant pendant le fonctionnement normal du circuit à microprocesseur sont acheminés par le circuit de commutation directement au microprocesseur en compatibilité avec des fonctionnements normaux. Le signal de remise à l'état initial, après les fonctionnements en mode de coupure d'alimentation ou de sommeil, fait accéder le microprocesseur à la mémoire morte (46), uniquement après que la mémoire vive pseudo-statique ait adoptée un état actif régénéré de l'extérieur.
Jaeger Robert B.
Keehn William H.
Norand Corporation
Smart & Biggar
LandOfFree
Safe-stop mode for a microprocessor operating in a... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Safe-stop mode for a microprocessor operating in a..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Safe-stop mode for a microprocessor operating in a... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1844865