H - Electricity – 04 – N
Patent
H - Electricity
04
N
H04N 9/04 (2006.01) H04N 5/225 (2006.01) H04N 3/15 (2006.01)
Patent
CA 2667935
A solid state imaging system has at least one CMOS imager (190) with first and second series of pixels (191, 192, 193) in which the pixels of one series are offset, i.e., staggered, in respect to the pixels of the other series. Multiple imagers can be arrayed end to end, with jumper wires (48) connecting the pixel output conductors or each so that the pixels feed into a common output amplifier (160, 161 ) for each series, to minimize chip to chip offset voltages. The pixels may be diagonally offset from one another, and a color imager can be constructed in which color ribbon filters are arranged diagonally across the imaging area. This arrangement minimizes color cross talk. An array of microlenses (200, 210, 210', 211) is situated with each microlens covering a plurality of the pixels. The pixels under each microlens can be aligned along a diagonal. The different pixels under the same microlens can have different integration times, to increase the dynamic range of the imager(s).
L'invention porte sur un système d'imagerie à semi-conducteur comprenant au moins un imageur CMOS (190) comportant une première et une seconde séries de pixels (191, 192, 193) dans lesquelles les pixels d'une série sont décalés, c'est-à-dire échelonnés, par rapport aux pixels de l'autre série. De multiples imageurs peuvent être disposés en rangée bout à bout avec des connexions temporaires (48) connectant les conducteurs de sortie des pixels ou chacun desdits conducteurs de manière à ce que les pixels convergent dans un même amplificateur de sortie (160, 161) pour chaque série, afin de réduire au minimum les tensions décalées de puce à puce. Les pixels peuvent être décalés en diagonale les uns par rapport aux autres et un imageur couleur peut être construit dans lequel des filtres à ruban en couleur sont agencés en diagonale sur la surface d'imagerie. Cet agencement réduit au minimum les interférences entre couleurs. Un réseau de micro-lentilles (200, 210, 210', 211) est mis en place dans lequel chaque micro-lentille recouvre une pluralité de pixels. Les pixels situés sous chacune des micro-lentilles peuvent être alignés sur une diagonale. Les différents pixels situés sous une même micro-lentille peuvent avoir des temps d'intégration différents, afin d'augmenter la dynamique de l'imageur ou des imageurs.
Joyner Michael E.
Karia Ketan V.
Liu Li
Poonnen Thomas
Zarnowski Jeffrey J.
Panavision Imaging Llc
Riches Mckenzie & Herbert Llp
LandOfFree
Scanning imager employing multiple chips with staggered pixels does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Scanning imager employing multiple chips with staggered pixels, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Scanning imager employing multiple chips with staggered pixels will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1702463