Secure memory having multiple security levels

Details Secure memory having multiple security levels Secure memory having multiple security levels

G - Physics

06

F

G06F 11/00 (2006.01) G06F 7/04 (2006.01) G06F 12/14 (2006.01) G07D 7/00 (2006.01) G07F 7/10 (2006.01)

Patent

CA 2303348

According to the present invention, a secured memory (20) comprises a first level security zone (22) having an access code (SCI) controlling access to the secured memory (20) prior to an issuer fuse (28) being blown, a security code attempts counter (SLAC) preventing access to the secured memory (20) when a predetermined number of attempts at matching the access code have been made prior to resetting the security code attempts counter (SCAC), a plurality of application zones (24), each of the plurality of application zones comprising: a storage memory zone (SMZ 2-4), an application security zone (24) having an application zone access code (SC2-4) controlling access to the storage memory zone after an issuer fuse (28) has been blown, an application zone security code attempts counter (S2-4AC) preventing access to the application zone (24) when a predetermined number of attempts at matching the application zone access code (SC2-4) have been made prior to resetting the application zone security code attempts counter, an erase key (EZ2-4) partition having an erase key code controlling erase access counter (E1-4AC) preventing erase access to the application zone when a predetermined number of attempts at matching the erase key code (EZ2-4) have been made prior to resetting the erase key attempts counter (E1-4AC).

Selon la présente invention, cette mémoire sécurisée (20) comprend une zone sécuritaire (22) de premier niveau possédant un code d'accès (SCI) commandant l'accès à cette mémoire (20) avant qu'un système du type fusible (28), mis en place par l'émetteur, ne "saute", un compteur de tentatives d'accès au code de sécurité (SLAC) empêchant l'accès à ladite mémoire (20) lorsqu'un nombre déterminé de tentatives de mise en correspondance du code d'accès a été effectué avant la remise à zéro d'un tel compteur de tentatives (SCAC), plusieurs zones d'application (24) comprenant chacune: une zone de mémoire de stockage (SMZ 2-4), une zone de sécurité d'application (24) possédant un code d'accès (SC2-4) à cette zone commandant l'accès à la zone de mémoire de stockage après qu'un système du type fusible (28), mis en place par l'émetteur, ait "sauté", un compteur de tentatives d'accès au code de sécurité (S2-4AC) de la zone d'application, empêchant l'accès à cette zone (240) lorsqu'un nombre déterminé de tentatives de mise en correspondance du code d'accès (SC2-4) à cette zone d'application a été effectué, avant la remise à zéro dudit compteur, un cloisonnement destiné à une clé d'effacement (EZ2-4) et possédant un code de clé d'effacement commandant un compteur de tentatives d'accès à la clé d'effacement (E1-4AC) empêchant l'accès à l'effacement de la zone d'application lorsqu'un nombre déterminé de tentatives de mise en correspondance du code de la clé d'effacement (EZ2-4) a été effectué, préalablement à la remise à zéro de ce compteur (E1-4AC).

Affiliated with

Also associated with

Rating

Secure memory having multiple security levels does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Secure memory having multiple security levels, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Secure memory having multiple security levels will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1722800