H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 23/48 (2006.01) H01L 21/56 (2006.01) H01L 21/60 (2006.01) H01L 23/31 (2006.01) H01L 23/485 (2006.01)
Patent
CA 2459386
A semiconductor device (e.g., a chip scale package or CSP) is described including multiple input/output (I/O) pads arranged on a surface of a semiconductor substrate, a compliant dielectric layer, an outer dielectric layer, and multiple electrically conductive, compliant interconnect bumps (i.e., compliant bumps). The compliant bumps may form electrical terminals of the semiconductor device. The compliant dielectric layer is positioned between the outer dielectric layer and the surface of the semiconductor substrate. The outer dielectric layer and the compliant dielectric both have multiple openings (i.e., holes) extending therethrough. Each of the compliant bumps is formed upon a different one of the I/O pads, and extends through a different one of the openings in the first compliant dielectric layer and the outer dielectric layer. Each of the compliant bumps includes an electrically conductive, compliant body, and an electrically conductive, solderable conductor element. The compliant bodies form mechanically flexible, eletrically conductive paths between the solderable conductor elements and the corresponding I/O pads. The solderable conductor elements are solder wettable. Several methods for forming the semiconductor device are described. An apparatus including the semiconductor device is also described, as is a method for forming the apparatus.
L'invention concerne un dispositif à semi-conducteur (par exemple, un boîtier format puce ou <= CSP >= (chip scale package)) qui comporte de multiples plages de connexion entrée/sortie (E/S) placées sur la surface d'un substrat semi-conducteur, une couche diélectrique souple, une couche diélectrique extérieure, ainsi que de multiples bosses d'interconnexion électroconductrices et souples (bosses souples). Ces bosses souples peuvent constituer les bornes électriques du dispositif à semi-conducteur. La couche diélectrique souple est placée entre la couche diélectrique extérieure et la surface du substrat semi-conducteur. La couche diélectrique extérieure et la couche diélectrique souple sont toutes deux traversées par de multiples ouvertures (trous). Chaque bosse souple est formée sur une plage de connexion E/S différente, et traverse une ouverture différente dans la couche diélectrique souple et la couche diélectrique extérieure. Chaque bosse souple est composée d'un corps électroconducteur souple et d'un élément conducteur soudable électroconducteur. Les corps souples sont disposés entre les éléments conducteurs soudables et les plages de connexion E/S correspondantes et forment entre lesdits éléments et les plages de connexion des trajets conducteurs mécaniquement souples. Les éléments conducteurs soudables sont mouillables par soudure. Par ailleurs, l'invention concerne de nombreux procédés de fabrication de ce dispositif à semi-conducteur. Elle concerne enfin un appareil équipé de ce dispositif à semi-conducteur, ainsi qu'un procédé de fabrication de cet appareil.
Dow Corning Corporation
Lutz Michael A.
Torys Llp
LandOfFree
Semiconductor device with compliant electrical terminals,... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Semiconductor device with compliant electrical terminals,..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Semiconductor device with compliant electrical terminals,... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1468510