Semiconductor devices

Details Semiconductor devices Semiconductor devices

H - Electricity

01

L

H01L 21/8258 (2006.01) C30B 25/18 (2006.01) H01L 21/20 (2006.01) H01L 21/8252 (2006.01) H01L 27/06 (2006.01) H01L 27/15 (2006.01) H01S 5/02 (2006.01) H01S 5/026 (2006.01) H01L 21/316 (2006.01) H01L 33/00 (2006.01)

Patent

CA 2400513

High quality epitaxial layers of compound semiconductor materials can be grown overlying large silicon wafers by first growing an accommodating buffer layer (24) on a silicon wafer (22). The accommodating buffer layer is a layer of monocrystalline oxide spaced apart from the silicon wafer by an amorphous interface layer (28) of silicon oxide. The amorphous interface layer dissipates strain and permits the growth of a high quality monocrystalline oxide accommodating buffer layer. The accommodating buffer layer is lattice matched to both the underlying silicon wafer and the overlying monocrystalline compound semiconductor layer (26). Any lattice mismatch between the accommodating buffer layer and the underlying silicon substrate is taken care of by the amorphous interface layer. Semiconductor devices may be formed in both the monocrystalline compound semiconductor layer and the silicon. Semiconductor devices (56, 68, 78, 92) may be formed in both the monocrystalline compound semiconductor layer and the silicon.

L'invention concerne un procédé de croissance de couches épitaxiales de qualité de matières semi-conductrices composées sur des grandes plaquettes. Ce procédé consiste premièrement à faire croître une couche tampon (24) sur une plaquette (22). Cette couche tampon est une couche d'oxyde monocristallin séparée d'une plaquette par une couche d'interface amorphe (28) d'oxyde de silicium. Cette couche d'interface amorphe permet la dissipation de la tension et la croissance d'une couche tampon d'oxyde monocristallin de qualité. Cette couche tampon possède un réseau correspondant à celui de la plaquette sous-jacente et à celui de la couche semi-conductrice composée monocristalline (26) sus-jacente. Toute inégalité de réseau entre la couche tampon et le substrat de silicium sous-jacent est pris en charge par la couche d'interface amorphe. Ces dispositifs semi-conducteurs (56, 68, 78, 92) peuvent être formés dans la couche semi-conductrice composée monocristalline et dans le silicium.

Affiliated with

Also associated with

Rating

Semiconductor devices does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Semiconductor devices, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Semiconductor devices will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2064944