H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 29/24 (2006.01) H01L 21/04 (2006.01) H01L 21/338 (2006.01) H01L 21/76 (2006.01) H01L 29/47 (2006.01) H01L 29/812 (2006.01)
Patent
CA 2408582
SiC MESFETs are disclosed which utilize a semi-insulating SiC substrate which substantially free of deep-level dopants. Utilization of the semi-insulating substrate may reduce back-gating effects in the MESFETs. Also provided are SiC MESFETs with a two recess gate structure. MESFETS with a selectively doped p- type buffer layer are also provided. Utilization of such a buffer layer may reduce output conductance by a factor of 3 and produce a 3db increase in power gain over SiC MESFETs with conventional p-type buffer layers. A ground contact may also be provided to the p-type buffer layer and the p-type buffer layer may be made of two p-type layers with the layer formed on the substrate having a higher dopant concentration. SiC MESFETs according to embodiments of the present invention may also utilize chromium as a Schottky gate material. Furthermore, an oxide-nitride-oxide (ONO) passivation layer may be utilized to reduce surface effects in SiC MESFETs. Also, source and drain ohmic contacts may be formed directly on the n-type channel layer, thus, the n+ regions need not be fabricated and the steps associated with such fabrication may be eliminated from the fabrication process. Methods of fabricating such SiC MESFETs and gate structures for SiC FETs as well as passivation layers are also disclosed.
La présente invention concerne des transistors à effet de champ à semiconducteur-carbure de silicium (MESFET SiC) qui utilisent un substrat SiC semi isolant sensiblement exempt de dopants de niveau profond. L'utilisation de ce substrat semi isolant peut réduire les effets de portillonnage en retour dans les MESFET. Cette invention concerne aussi des MESFET SiC avec une structure à deux logements de grille. Cette invention concerne encore des MESFET à couche tampon de type p sélectivement dopée. L'utilisation de cette couche tampon peut réduire la conductance de sortie par un facteur 3 et produire une augmentation de 3db de gain en puissance par rapport à des MESFET SiC à couches tampon de type p conventionnelles. On peut aussi prévoir un contact à la masse pour cette couche tampon de type p et cette couche tampon de type p peut être constituée de deux couches de type p, la couche formée sur le substrat possédant une concentration de dopants plus élevée. Dans certains modes de réalisation de ces MESFET SiC, on utilise aussi du chrome en guise de matériau de grille à diode Schottky. On peut, par ailleurs, utiliser une couche de passivation oxyde-nitrure-oxyde (ONO) pour réduire les effets de surface dans les MESFET SiC. De plus, des contacts ohmiques drain et source peuvent être formés directement sur la couche canal de type n, de sorte qu'il n'est plus nécessaire de fabriquer les régions n+ et on peut ainsi supprimer les étapes associées à cette fabrication dans le processus de fabrication. Cette invention concerne enfin des procédés de fabrication de ces SiC MESFET, de ces structures de grille de transistors à effet de champ carbure de silicium et de ces couches de passivation.
Alcorn Terrence S.
Allen Scott T.
Palmour John W.
Cree Inc.
Sim & Mcburney
LandOfFree
Silicon carbide metal-semiconductor field effect transistors... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Silicon carbide metal-semiconductor field effect transistors..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Silicon carbide metal-semiconductor field effect transistors... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1947859