Single clock reference for compressed domain processing systems

Details Single clock reference for compressed domain processing systems Single clock reference for compressed domain processing systems

H - Electricity

03

M

H03M 7/00 (2006.01) H04N 7/52 (2006.01) H04N 7/62 (2006.01)

Patent

CA 2400421

A device and method for utilizing a single clock signal (300) to generate a digital data stream signal for transmission in a compressed domain transmission system. The device includes a plurality of packetized elementary stream encoders (100) electronically coupled to a transport stream encoder (200) electronically coupled to an output interface (600) to generate the digital stream signal. The method uses the single clock reference signal (300) to operate each of the packetized elementary stream encoders (100) to generate a plurality of packetized elementary signals, operate the transport stream encoder (200) to form a transport stream signal from the plurality of packetized elementary stream signals, operate the output interface (600) to output the digital stream signal in a predetermined manner.

L'invention concerne un dispositif et un procédé utilisant un signal (300) d'horloge unique pour produire un signal de train de données numériques destiné à être transmis dans un système de transmission dans le domaine comprimé. Le dispositif comprend une pluralité de codeurs (100) de trains élémentaires en paquets couplés par des moyens électroniques à un codeur (200) de trains de transport, lui-même couplé par des moyens électroniques à une interface (600) de sortie pour produire le signal de train numérique. Le procédé utilise le signal de référence (300) à horloge unique pour : commander chacun des codeurs (100) de trains élémentaires en paquets afin de produire une pluralité de signaux élémentaires en paquets ; commander le codeur (200) de trains de transport afin de former un signal de train de transport à partir de la pluralité de signaux de trains de données élémentaires en paquets ; et commander l'interface (600) de sortie afin qu'elle produise le signal de train numérique de manière prédéterminée.

Affiliated with

Also associated with

Rating

Single clock reference for compressed domain processing systems does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Single clock reference for compressed domain processing systems, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Single clock reference for compressed domain processing systems will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1566114