Sonet receive signaling translator

Details Sonet receive signaling translator Sonet receive signaling translator

H - Electricity

04

B

325/1, 363/1.9

H04B 10/02 (2006.01) H04J 3/12 (2006.01) H04J 3/16 (2006.01) H04Q 11/04 (2006.01)

Patent

CA 2016503

The four signaling bits contained in the eight-bit SONET signaling bytes are read from the SONET signaling row and are converted to four parallel signaling bits for storage in a RAM in quasi SONET format, with sets of four A, four B, four C and four D bits for four consecutive channels being stored for an even and an odd tributary in one RAM memory row. Storing sets of four of the same bit for four consecutive channels simplifies the RAM write operation. A read-modify-write system is used for updating the RAM storage, wherein a row of RAM is read, modified by eight new signaling bits from two consecutive SONET signaling bytes, and is rewritten into the RAM. New signaling bits are stored to accumulate eight new signaling bits for two tributaries prior to updating the RAM with the new bits for both tributaries. The 32 signaling bits output during a RAM read operation are selectively multiplexed to output only four bits associated with a particular channel.

Les quatre bits de signalisation contenus dans les octets de signalisation SONET sont lus sur la ligne de signalisation SONET et sont convertis en quatre bits de signalisation parallèles qui sont stockés dans une RAM en format quasi-SONET, avec stockage pour quatre canaux consécutifs d'ensembles de quatre bits A, quatre bits B, quatre bits C et quatre bits D pour un tributaire impair et un tributaire pair dans une ligne de RAM. Le stockage d'ensembles de quatre bits identiques pour quatre canaux consécutifs simplifie l'opération d'écriture dans la RAM. Un système de lecture-modification-écriture est utilisé pour mettre à jour le contenu de la RAM, le contenu d'une ligne de cette dernière étant lu, puis modifié au moyen de 8 nouveaux bits de signalisation provenant de deux octets de signalisation SONET consécutifs, et finalement réintroduits dans la RAM. Les nouveaux bits de signalisation sont stockés afin d'accumuler 8 nouveaux bits de signalisation pour deux tributaires avant la mise à jour du contenu de la RAM avec les nouveaux bits. Les 32 bits de signalisation extraits au cours d'une opération de lecture dans la RAM sont multiplexés sélectivement pour produire quatre bits seulement associés à un canal particulier.

Affiliated with

Also associated with

Rating

Sonet receive signaling translator does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Sonet receive signaling translator, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Sonet receive signaling translator will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1552157