G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/16 (2006.01) G06F 9/46 (2006.01)
Patent
CA 2391792
A controller for a random access memory includes an address and command queue that holds memory references from a plurality of microcontrol functional units. The address and command queue includes a read queue that stores read memory references. The controller also includes a first read/write queue that holds memory references from a core processor and control logic including an arbiter that detects the fullness of each of the queues and a status of completion of outstanding memory references to select a memory reference from one of the queues.
L'invention concerne un contrôleur pour mémoire statique (SRAM) comportant une queue d'adresses et de commandes qui contient des références de mémoire d'une pluralité d'unités fonctionnelles de microcontrôle. La queue d'adresses et de commandes comprend une queue de lecture qui stocke des références de mémoire à lecture. Le contrôleur comporte également une première queue de lecture/écriture qui comprend des références de mémoire provenant d'un processeur central et une logique de contrôle comportant un arbitre qui détecte la saturation de chacune des queues ainsi qu'un statut de complétion de références de mémoire remarquables afin de choisir une référence de mémoire dans l'une des queues.
Adiletta Matthew J.
Cutter Daniel
Redfield James
Wheeler William
Wolrich Gilbert
Intel Corporation
Smart & Biggar
LandOfFree
Sram controller for parallel processor architecture does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Sram controller for parallel processor architecture, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Sram controller for parallel processor architecture will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1929336