G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01) H01L 27/092 (2006.01) H01L 27/118 (2006.01)
Patent
CA 2459416
Structures and methods for selectively applying a well bias to only those portions of a PLD where such a bias is necessary or desirable, e.g., applying a positive well bias to transistors on critical paths within a user's design. A substrate for an integrated circuit includes a plurality of wells, each of which can be independently and programmably biased with the same or a different well bias voltage. In one embodiment, FPGA implementation software automatically determines the critical paths and generates a configuration bitstream that enables Positive well biasing only forthe transistors participating in the critical paths, or only for programmable logic elements (e.g., CLBs or lookup tables) containing those transistors. In another embodiment, negative well biasing is selectively applied to reduce leakage current.
La présente invention concerne des structures et des procédés permettant d'appliquer de façon sélective un potentiel en puits uniquement à celles des parties d'un dispositif à logique programmable où un tel potentiel se justifie, par exemple, en appliquant un potentiel de puits positif à des transistors sur ces chemins critiques dans les limites d'un tracé de l'utilisateur. Un tel substrat pour circuit intégré comporte une pluralité de puits dont chacun peut être polarisé de façon indépendante et programmable avec la même tension de potentiel de puits ou une autre. Selon un mode de réalisation, Le logiciel de mise en oeuvre de matrice prédiffusée programmable (matrice FPGA) détermine automatiquement les chemins critiques et produit un train binaire de configuration qui ne permet la polarisation en puits positif que pour les transistors prenant part aux chemins critique, ou que pour les éléments logiques programmables, notamment les blocs logiques configurables ou les tables de conversion, contenant ces transistors. Selon un autre mode de réalisation, on applique sélectivement la polarisation en puits négatif pour réduire les fuites de courant.
Gitlin Daniel
Hart Michael J.
Shen Hua
Trimberger Stephen M.
Young Steven P.
Smart & Biggar
Xilinx Inc.
LandOfFree
Structures and methods for selectively applying a well bias... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Structures and methods for selectively applying a well bias..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Structures and methods for selectively applying a well bias... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1951426