H - Electricity – 03 – H
Patent
H - Electricity
03
H
H03H 17/02 (2006.01) H04B 1/69 (2006.01)
Patent
CA 2263676
A spread spectrum matched filter for use with a spread spectrum receiver comprising a first plurality of shift registers (131), a second plurality of shift registers (132), a control processor (138), a multiplexer (133), a plurality of data shift registers (134), a plurality of exclusive-OR (XOR) gates (135), an adder tree (136), a memory (137), and an adder (139). The first plurality of shift registers (131) stores a first portion of a reference-chip-sequence signal and the second plurality of shift registers (132) stores a second portion of the reference-chip-sequence signal. The multiplexer (133), responsive to the control processor (138), outputs the first portion during a first clock cycle and the second portion during a second clock cycle. The plurality of XOR gates (135) multiply the first portion, during a first clock cycle, by a plurality of input-data-samples shifted through the data shift registers (134) to generate a first plurality of product-output signals. The plurality of XOR gates (135) multiply the second portion by a plurality of input-data-samples shifted through the data shift registers (134) to generate a second plurality of product-output-signals. The adder tree (136) adds the first plurality of product-output signals as a first sum which is stored in the memory (137). The adder tree (136) adds the second plurality of product-output signals as a second sum. The adder (139) adds the first and second sums.
L'invention a pour objet un filtre adapté à étalement de spectre destiné à un récepteur à étalement de spectre et comprenant une première pluralité de registres à décalage (131), une deuxième pluralité de registres à décalage (132), un processeur de commande (138), un multiplexeur (133), une pluralité de registres (134) à décalage de données, une pluralité de portes OU exclusif (COR) (135), un arbre d'addition (136), une mémoire (137) et un additionneur (139). La première pluralité de registres à décalage (131) stocke une première partie d'un signal de séquence type d'unités de transfert interne, tandis que la deuxième pluralité de registres à décalage (132) stocke une deuxième partie du signal de séquence type d'unités de transfert interne. Le multiplexeur (133), répondant au processeur de commande (138), sort la première partie en un premier cycle d'horloge et la deuxième partie en un deuxième cycle d'horloge. La pluralité de portes OU exclusif (135) multiplie en un premier cycle d'horloge la première partie par une pluralité d'échantillons de données d'entrée traités par les registres (134) à décalage de données, afin de créer une première pluralité de signaux de sortie de produit. L'arbre d'addition (136) ajoute la première pluralité de signaux de sortie de produit qui constitue un premier total stocké dans la mémoire (137). Ledit arbre (136) ajoute la deuxième pluralité de signaux de sortie de produit qui constitue un deuxième total. L'additionneur (139) ajoute le premier total et le deuxième total.
Davidovici Sorin
Tran Jimmy Cuong
Golden Bridge Technology Inc.
Sim & Mcburney
LandOfFree
Symbol-matched filter having a low silicon and power... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Symbol-matched filter having a low silicon and power..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Symbol-matched filter having a low silicon and power... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2064081