H - Electricity – 04 – J
Patent
H - Electricity
04
J
H04J 3/06 (2006.01) H04L 7/04 (2006.01) H04L 12/56 (2006.01) H04Q 11/04 (2006.01)
Patent
CA 2173948
The invention relates to a synchronizing circuit arrangement included in a multiplexing/demultiplexing unit which receives a bit stream coordinated to a data pocket. The bit positions and values within a predetermined part of a consecutive bit sequence of each transmitted data packet are constantly selected so that a predetermined check calculation will give a predetermined value (for instance "O"). A consecutive bit sequence corresponding to the predetermined part of a consecutive bit sequence and belonging to respective received data packets is evaluated in order to establish the extent to which the check calculation gives the predetermined value. When agreement is found, it is assumed that the boundary between two closely adjacent data packets is established via the bit sequence of the predetermined part of a consecutive bit sequence. Each incoming bit stream is synchronized through the medium of a control block or control logic, by inserting a time delay corresponding to synchronism into a series-parallel converter for respective bit stream. The synchronized, parallel-format bit streams can be delivered via the control block or control logic to a memory which delivers the bit stream to the outgoing connection via buffer circuits and a parallel-series converter.
Agencement de circuit de synchronisation compris dans une unité de multiplexage/démultiplexage (1) recevant un train binaire coordonnée à un paquet de données. Les valeurs et les positions binaires au sein d'une partie prédéterminée d'une séquence de bits consécutifs de chaque paquet de données transmis sont sélectionnées en permanence de sorte qu'un calcul de contrôle prédéterminé donnera une valeur prédéterminée (par exemple "0"). Une séquence de bits consécutifs correspondant à la partie prédéterminée d'une séquence de bits consécutifs et appartenant aux paquets de données reçus respectifs est évaluée de manière à déterminer dans quelle mesure le calcul de contrôle donne la valeur prédéterminée. En cas d'accord, on présume que la limite entre deux paquets de données proche l'un de l'autre est déterminée par l'intermédiaire de la séquence de bits de la partie prédéterminée d'une séquence de bits consécutifs. Chaque train binaire en entrée est synchronisé par l'intermédiaire d'un bloc de commande ou d'une logique de commande (4, 9) par introduction dans un convertisseur série-parallèle (3) pour les trains binaires respectifs d'un retard de temps correspondant au synchronisme. Les trains binaires synchronisés et à format parallèle (25) peuvent être acheminés par l'intermédiaire du bloc de commande ou de la logique de commande (4) jusqu'à une mémoire (5) destinée à envoyer le train binaire au raccord de sortie (8) par l'intermédiaire de circuits tampons (6) et d'un convertisseur parallèle-série (7).
Ericsson Canada Patent Group
Telefonaktiebolaget Lm Ericsson
LandOfFree
Synchronizing circuit arrangement does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Synchronizing circuit arrangement, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Synchronizing circuit arrangement will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1920308