G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01)
Patent
CA 2376605
A method for specifying and synthesizing a synchronous digital circuit by first accepting a specification of an asynchronous system in which stored values are updated according to a set of state transition rules. For instance, the state transition rules are specified as a Term Rewriting System (TRS) in which each rule specifies a number of allowable state transitions, and includes a logical precondition on the stored values and a functional specification of the stored values after a state transition in terms of the stored values prior to the state transition. The specification of the asynchronous circuit is converted into a specification of a synchronous circuit in which a number of state transitions can occur during each clock period. The method includes identifying sets of state transitions, for example by identifying sets of TRS rules, that can occur during a single clocking period and forming the specification of the synchronous circuit to allow any of the state transitions in a single set to occur during any particular clocking period.
La présente invention concerne un procédé de spécification et de synthèse d'un circuit numérique synchrone, tout d'abord par acceptation d'une spécification d'un système asynchrone dans lequel les valeurs enregistrées sont mises à jour en fonction d'un ensemble de règles de transition d'états. Par exemple, les règles de transition d'états sont spécifiées en tant que système de réécriture de terme (<i>Term Rewriting System</i> / TRS) dans lequel chaque règle spécifie un certain nombre de transitions d'états possibles, et comprend un antécédent logique sur les valeurs enregistrées et une spécification fonctionnelle des valeurs enregistrées après une transition d'états en terme de valeurs enregistrées avant la transition d'état. La spécification du circuit asynchrone est convertie en une spécification d'un circuit synchrone dans lequel un certain nombre de transitions d'états peuvent se produire durant chacune des périodes d'horloge. Le procédé comprend l'identification d'ensembles de transitions d'états, par exemple par identification d'ensembles de règles TRS, qui peuvent se produire durant une seule période d'horloge, ainsi que la formation d'une spécification du circuit synchrone permettant à toute transition d'états d'un seul ensemble de se produire durant une période d'horloge individuelle quelconque.
Hoe James C.
Mithal Arvind
Massachusetts Institute Of Technology
Smart & Biggar
LandOfFree
Synchronous circuit synthesis using an asynchronous... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Synchronous circuit synthesis using an asynchronous..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Synchronous circuit synthesis using an asynchronous... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1706081