G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 11/34 (2006.01) G11C 7/06 (2006.01) G11C 7/10 (2006.01)
Patent
CA 2163580
A synchronous memory device the cycle time of which is shorter than conventional memory devices. By providing an output latch in a sense amplifier on a bit line, the time period from input of a clock signal to latch of a datum in the output latch is shortened. In case of plural bit lines, a selector for selecting data in plural output latches and a latch for latching a sense amplifier selection are provided.
L'invention est une mémoire synchrone dont le temps de cycle est inférieur à celui des mémoires courantes. En installant une bascule de sortie dans un amplificateur de détection monté sur une ligne de transmission de bits, on peut réduire le temps de cycle entre l'introduction d'un signal d'horloge et le verrouillage d'une donnée dans la bascule de sortie. S'il y a plusieurs lignes de transmission de bits, un sélecteur et une bascule sont utilisés respectivement pour sélectionner une donnée dans la pluralité de bascules de sortie et verrouiller le choix de l'amplificateur de détection.
Akioka Takashi
Akiyama Noboru
Iwamura Masahiro
Yukutake Seigoh
Hitachi Ltd.
Kirby Eades Gale Baker
LandOfFree
Synchronous memory device does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Synchronous memory device, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Synchronous memory device will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1941123