G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/42 (2006.01) G06F 1/06 (2006.01) G06F 1/12 (2006.01)
Patent
CA 2048514
A synchronous processor unit is divided into two sections, and each separately clocked by different clock signals. One section, containing an instruction execution unit and memory for storage of instructions and data, is clocked at a higher frequency, while the other section, containing those elements of a processor unit less frequently used, are locked with a slower-frequencied clock. The elements of each section are intercoupled by separate and independent data buses. and selectively to one another by a buffer unit. The clock signals used by both sections are produced by a clock-generating unit which also monitors the instructions being executed by the instruction execution unit. When an instruction requiring communication between the two sections is detected, at least one predetermined transition of each of the fast and slow clocks are synchronized, and during this synchronization the separate buses of each section are coupled to one another by the buffer unit for information exchanges therebetween.
L'invention est un processeur synchrone comportant deux sections utilisant des signaux d'horloge individuels. L'une des sections, qui contient une unité d'exécution d'instructions et une mémoire de stockage d'instructions et de données, utilise une fréquence d'horloge élevée, alors que l'autre, qui contient les éléments moins fréquemment actifs dans un processeur, utilise une fréquence d'horloge moins élevée. Dans chaque section, les éléments sont intercouplés par des bus de données distincts et indépendants et son couplés sélectivement les uns aux autres par un tampon. Les signaux d'horloge utilisés par les deux sections sont produits par un générateur de signaux d'horloge qui surveille également les instructions exécutées par l'unité d'exécution d'instructions. Quand une instruction nécessitant une communication entre deux sections est détectée, au moins une transition prédéterminée de chacun des deux signaux d'horloge est synchronisée avec l'autre et, durant cette synchronisation, les bus distincts de chaque section sont couplés ensemble par le tampon pour permettre les échanges d'informations entre eux.
Lenoski Daniel E.
Overhouse Leonard E.
Smart & Biggar
Tandem Computers Incorporated
LandOfFree
Synchronous processor unit with interconnected, separately... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Synchronous processor unit with interconnected, separately..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Synchronous processor unit with interconnected, separately... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1740803