G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/36 (2006.01) G06F 9/312 (2006.01) G06N 3/063 (2006.01)
Patent
CA 2055315
A system and method are described which provide for fast sequential access of stored data, as required, for example, in the performance of multiply/accumulate operations in neural network calculations and other sequential computations. The system includes a video dynamic random access memory (VRAM) with a shift register, a digital signal processor (DSP), and a data/address/control bus for coupling the DSP and VRAM. The VRAM has a parallel access port and a serial access port, and the DSP has a first input-output (I/O) port and a second I/O port. The second I/O port of the DSP is coupled, via the bus, to the parallel- and serial-access ports of the VRAM. In response to data applied via the first I/O port, the DSP transfers the applied data, via the second I/O port, the data bus, and the parallel (or serial) access port, to the VRAM for storage. The stored data is then accessed (by the DSP) as a serial sequence via the serial access port. The method employed by the system in providing such access includes the steps of transferring the stored data in parallel to the shift register, and outputting the data as a synchronized (clocked) serial sequence from the shift register.
Système et méthode assurant un accès séquentiel rapide à des données stockées, selon les besoins, par exemple pour l'exécution d'opérations multiplier/accumuler dans les calculs de réseau neuronique ou d'autres calculs séquentiels. Le système comprend une mémoire vive vidéo (VRAM) dynamique avec registre à décalage, processeur de signaux numériques (DSP) et bus données/addresses/commande pour coupler le DSP et la VRAM. La VRAM a un port d'accès parallèle et un port d'accès série, et la DSP a un premier et un deuxième ports d'entrée-sortie (E-S). Le deuxième port E-S du DSP est couplé, au moyen du bus, aux ports d'accès parallèle et série de la VRAM. Lorsque des données proviennent du premier port E-S, le DSP les transfère par l'intermédiaire du deuxième port E-S, du bus de données et du port d'accès parallèle (ou série), vers la VRAM pour les y stocker. Le DSP a ensuite accès aux données stockées selon une séquence série par l'intermédiaire du port d'accès série. La méthode employée par le système pour assurer cet accès comprend les étapes suivantes : transférer les données stockées en parallèle au registre à décalage, et produire les données sous la forme d'une séquence série synchronisée, à partir du registre à décalage.
Ncr Corporation
Smart & Biggar
LandOfFree
System for performing fast data access operations does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with System for performing fast data access operations, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and System for performing fast data access operations will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1896000