System management interrupt address bit correction circuit

Details System management interrupt address bit correction circuit System management interrupt address bit correction circuit

G - Physics

06

F

G06F 9/46 (2006.01) G06F 9/48 (2006.01) G06F 12/02 (2006.01) G06F 13/24 (2006.01)

Patent

CA 2118781

A system management mode address correction system for a computer provides correct address values on the address bus when the computer is in system management mode. Conventionally, bit 20 of the microprocessor's address outputs may be masked by asserting the FORCE A20 signal. The computer system also operates in a system management mode, which requires all of the address bits to be available for proper access to the system management interrupt vector. When the computer is in system management mode, the computer's microprocessor asserts a system management interrupt active (SMIACT*) signal. This signal is provided to a circuit which also receives the FORCE A20 signal. While the SMIACT signal is deactivated, the control circuit provides the true FORCE A20 signal to the computer system. When an SMI occurs, the SMIACT signal is activated and the FORCE A20 signal is disabled. As a result, the address generated by the microprocessor is asserted on the address bus.

Un système de correction d'adresses pour ordinateur en mode gestion de système transmet des valeurs d'adresse correctes sur le bus d'adresse lorsque l'ordinateur est en mode gestion de système. Par convention, le bit 20 des adresses de sortie du microprocesseur peut être masqué par le passage à l'état vrai du signal FORCE A20. Le système informatique fonctionne également en mode gestion de système, ce qui exige que tous les bits d'adresse soient disponibles pour permettre l'accès voulu au vecteur d'interruption de gestion de système. Lorsque l'ordinateur est en mode gestion de système, le microprocesseur de l'ordinateur fait passer à l'état vrai un signal de déclenchement d'interruption de gestion de système (SMIACT*). Le signal est transmis à un circuit qui reçoit également le signal FORCE A20. Lorsque le signal SMIACT est désactivé, le circuit de commande transmet au système informatique le signal FORCE A20 à l'état vrai. Lorsqu'une interruption de système de gestion se produit, le signal SMIACT est activé et le signal FORCE A20 est désactivé. Par conséquent, l'adresse générée par le microprocesseur passe à l'état vrai sur le bus d'adresse.

Affiliated with

Also associated with

Rating

System management interrupt address bit correction circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with System management interrupt address bit correction circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and System management interrupt address bit correction circuit will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1556474