H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 1/22 (2006.01) H04L 1/00 (2006.01) H04L 7/00 (2006.01)
Patent
CA 2212008
The present invention provides reconstructing and resynchronization of wireless serial transmissions causing erroneous uncorrectable bit errors exceeding the error correction code (C Figs. 5A, 5B and 5C) capacity of frames (Fig. 5B) of digitally encoded data. Valid data is reconstructed in frames which have all erroneous uncorrectable bits within the error correction code bit held (862). A synchronization marker (S" Figs. 5A and 5B) is transmitted with each frame group which does not represent any valid data in a frame. Detection of synchronization marker (882 Fig. 26C) by the digital signal processor (726 Fig. 21) after at least one frame is determined to contain at least one erroneous uncorrectable bit. Resynchronizes the clock of the processor of the receiving circuitry. After resynchronization of the clock (B Fig. 26B), frames beginning with at least one frame containing at least one erroneus uncorrectable bit are reconstructed to recover data in frames which do not contain at least one erroneous uncorrectable bit and to recover valid data bits in frames containing at least one erroneous uncorrectable bit (864-868).
La présente invention concerne la reconstruction et la resynchronisation de transmissions série sans fil provoquant des erreurs de bits qui ne peuvent être corrigées et dépassant la capacité de correction d'erreur des séquences des données codées numériquement. Les données valables sont reconstruites dans des séquences qui ont toutes des bits erronés qui ne peuvent être corrigés dans le bit de code de correction d'erreur. Un marqueur de synchronisation (S") est transmis avec chaque groupe de séquences qui ne représente aucune donnée valable dans une séquence. La détection du marqueur de synchronisation par le processeur de signaux numériques après que l'on ait déterminé qu'au moins un cadre contient au moins un bit erroné qui ne peut être corrigé, ce qui indique une perte de synchronisation dans l'horloge du circuit récepteur, resynchronise l'horloge d'un processeur du circuit récepteur. Après resynchronisation de l'horloge, les séquences commençant avec au moins une séquence contenant au moins un bit erroné qui ne peut être corrigé, sont reconstruites pour récupérer une donnée dans des séquences qui ne contiennent pas au moins un bit erroné qui ne peut être corrigé et pour récupérer les bits de données valables dans les séquences contenant au moins un bit erroné qui ne peut être corrigé. Finalement, les séquences transmises après le marqueur de synchronisation détecté sont traitées d'une manière synchrone, en particulier la reconstruction ou la resynchronisation décrites ci-dessus.
Ntp Incorporated
Shapiro Cohen
LandOfFree
System, transmitting and receiving circuitry for serially... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with System, transmitting and receiving circuitry for serially..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and System, transmitting and receiving circuitry for serially... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1821436