H - Electricity – 04 – J
Patent
H - Electricity
04
J
H04J 3/06 (2006.01) H03M 9/00 (2006.01) H04B 10/155 (2006.01)
Patent
CA 2629254
In accordance with certain embodiments, an optical network terminal (ONT) is provided that comprises a processor module, a serializer module and an optical transmitter. The processor module may represent an FPGA device, while the serializer may represent a SERDES, with the FPGA device and SERDES being formed as distinct and separate components. The processor module is configured to generate data bursts that are associated with time slots in a time division multiplexing transmission scheme. The processor module outputs the data bursts over parallel channels to the serializer module that, in turn, serializes the data bursts and outputs serial data bursts over a serial channel. The serializer module has a latency representing an amount of time for each of the data bursts to propagate through the serializer module from the parallel channels to the serial channel. The optical transmitter is joined to the serial channel and converts the serial data bursts to optical data bursts. The processor module determines a latency of the serializer module and controls the optical transmitter based on the latency of the serializer module. Optionally, the processor module may provide a burst enable signal that turns on and off the optical transmitter in order to align the optical data bursts with the corresponding time slots in the time division multiplexing transmission scheme.
En accord avec certains exemples de mode de réalisation, l'invention concerne un terminal réseau optique (ONT) qui comprend un module processeur, un module convertisseur série et un émetteur optique. Le module processeur peut représenter un dispositif FPGA, alors que le convertisseur série peut représenter un SERDES, le FPGA et le SERDES étant réalisés en tant que composants séparés, distincts. Le module processeur est configuré pour générer des salves de données associées à des tranches horaires dans un schéma de transmission à multiplexage par division du temps. Le module processeur fournit les salves de données par des canaux parallèles au module convertisseur série qui, à son tour, convertit en série les salves de données et fournit des salves de données série par un canal série. Le module convertisseur série possède une latence correspondant à une durée nécessaire pour que les salves de données se propagent dans le module convertisseur série, du canal parallèle au canal série. L'émetteur optique est relié au canal série et convertit les salves de données série en salves de données optiques. Le module processeur détermine une latence du module convertisseur série et commande l'émetteur optique en fonction de la latence du module convertisseur série. Eventuellement, le module processeur peut fournir un signal d'activation de salve qui met en marche et arrête l'émetteur optique de façon à aligner les salves de données optiques avec les tranches horaires correspondantes dans le schéma de transmission à multiplexage par division du temps.
Smart & Biggar
Tellabs Operations Inc.
LandOfFree
Systems and methods for dynamic alignment of data bursts... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Systems and methods for dynamic alignment of data bursts..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Systems and methods for dynamic alignment of data bursts... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1832677