H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 23/485 (2006.01) H01L 21/28 (2006.01) H01L 21/311 (2006.01) H01L 21/60 (2006.01) H01L 23/50 (2006.01) H01L 27/085 (2006.01)
Patent
CA 2064922
A method of tapering side walls of via holes and a tapered via hole structure for an integrated circuit is provided. Via holes having steep sidewalls are provided in an insulating layer overlying a conductive layer on a substrate, with an underlying conductive layer exposed at a bottom of each via hole. A protective layer is provided over the conductive layer in each via hole, and over the sidewalls. The via holes are then tapered by argon sputter etching to remove the protective layer and part of the insulating layer from the sidewall and around the peripheral edge of each via hole, thereby smoothly tapering the sidewall and providing a via hole increasing continuously in diameter from the bottom to the upper peripheral edge of the via hole. Via holes of multiple depths are simultaneously and smoothly tapered to the bottom of the via holes Any sputtered debris remaining in the via holes after the sputter etch step is removed by reactive ion etching to clean the conductive layer exposed in each via hole and allow for formation of reliable electrical contacts.
Cette invention concerne une méthode d'évasement des trous d'interconnexion d'une plaquette à circuits intégrés et les trous ainsi obtenus. Des trous d'interconnexion à parois verticales sont ménagés dans une couche isolante superposée à une couche conductrice elle-même déposée sur un substrat, la couche conductrice étant exposée en fond de trou d'interconnexion. Une couche protectrice est alors déposée sur la couche conductrice en fond de trou ainsi que sur les parois dudit trou. € l'étape suivante, les trous d'interconnexion sont évasés par érosion superficielle à l'argon de la couche de protection et d'une partie de la couche isolante sur les parois et en périphérie de chaque trou pour donner à chacun une conicité uniforme, c'est-à-dire pour former un trou dont le diamètre augmente de façon régulière du fond jusqu'au bord supérieur. La méthode proposée permet d'évaser simultanément des trous de profondeur différente et ce, jusqu'au fond desdits trous. Tout débris d'érosion subsistant dans un trou est enlevé par attaque au plasma d'ions réactifs pour dégager la couche conductrice en fond de trou et favoriser une connexion électrique fiable.
Jolly Gurvinder
Yung Bud K.
de Wilton Angela C.
Nortel Networks Limited
LandOfFree
Tapering sidewalls of via holes does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Tapering sidewalls of via holes, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Tapering sidewalls of via holes will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1472006